专利名称：具有零相位启动的msk解调电路的制作方法
技术领域：
本发明涉及一种电力载波通信的解调电路，尤其是一种具有零相位启动的MSK解调电路，属于电力载波的技术领域。
背景技术：
最小频移键控(MSK)是频移键控(FSK)的一种特殊情况。MSK用正交的两个正弦波(频率fQ和频率来表示ο和1 ；但是和普通FSK不一样，MSK的频率的距离(frf。)只是数据传输速率R(l/T，T是传输一位数据的时间)的一半，这大大提高了带宽效率。f。= (f Jftl)/2被称为载波中心频率。采用最小频移键控的电力载波装置中，MSK解调电路需要使用载波相位恢复锁相环和数据位相位恢复锁相环；当由于接收波形的相位和各个数字振荡器的相位不一致时， 在最差的情况下，载波相位恢复锁相环和数据位相位恢复锁相环需要很长时间才能锁上接收波形的相位，甚至不能锁上；从而影响电力载波解调的性能。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种具有零相位启动的MSK解调电路，其提高解调能力可靠性，简化了电路设计，提高了系统的稳定性和集成度，安全可罪。按照本发明提供的技术方案，所述具有零相位启动的MSK解调电路，所述MSK解调电路包括与接收信号相连的第一载波相位恢复锁相环及第二载波相位恢复锁相环，所述第一载波相位恢复锁相环的输出端与第一载波数字振荡器相连，第一载波数字振荡器向第一载波相位恢复锁相环及第一乘法器输出采样时钟信号，第一乘法器通过第一积分转储模块及第一绝对值运算器与数据位相位恢复锁相环相连；第二载波相位恢复锁相环的输出端与第二载波数字振荡器相连，第二载波数字振荡器向第二载波相位恢复锁相环及第五乘法器输出采样时钟信号，第五乘法器通过第二数字积分转储模块及第二绝对值运算器与数据位相位恢复锁相环相连，数据位相位恢复锁相环通过数据位数字振荡器分别与第一数字积分转储模块及第二数字积分转储模块的控制端相连；第一绝对值运算器及第二绝对值运算器的输出端与数据检测模块相连，并由数据检测模块输出解调数据；所述MSK解调电路还包括零相位启动模块，所述零相位启动模块的输出端与数据位相位恢复锁相环内的第三寄存器相连，并分别与第一载波相位恢复锁相环内的第一寄存器及第二载波相位恢复锁相环内的第二寄存器相连；所述零相位启动模块对接收信号的相位进行最大相关，并输出相应的最大关联调整信号；第一寄存器、第二寄存器及第三寄存器接收零相位启动模块输入的最大关联调整信号，并分别调节第一载波数字振荡器、第二载波数字振荡器及数据位数字振荡器输出时钟的相位，以使第一载波相位恢复锁相环、第二载波相位恢复锁相环及数据位相位恢复锁相环对应采样时钟相位能与接收信号的相位快速保持同步。所述零相位启动模块包括对接收信号关联的载波信号关联模块，所述载波信号关联模块包括第一关联模块及第二关联模块，第一关联模块通过第五加法器关联累加后与第七加法器相连，第二关联模块通过第六加法器关联累加后与第七加法器相连；第七加法器通过第三绝对值运算器与第四多路选择器的输入端相连，并通过第三绝对值运算器与比较器的输入端相连；比较器的输出端与第四多路选择器的控制端及双稳态多谐振荡器的输入端相连，第四多路选择器的输出端通过第五寄存器与比较器输入端相连，且第五寄存器的输出端与第四多路选择器输入端相连；双稳态多谐振荡器的输入端还与第六寄存器相连， 第六寄存器的输出端通过第八加法器与第六寄存器的输入端相连，第八加法器的输入端还与第三信号发生器相连。所述第一载波相位恢复锁相环包括第一载波相位检测模块，所述第一载波相位检测模块的输出端通过第一乘法器与第一加法器相连，第一乘法器的输入端还与带宽控制信号CAR_PUG相连；第一加法器通过第一寄存器与第一载波数字振荡器相连，所述第一载波数字振荡器的输出端分别与第一乘法器及第一载波相位检测模块相连，第一乘法器及第一载波相位检测模块的输入端与接收信号相连；第一乘法器的输出端与第一数字积分转储模块相连。所述第一载波数字振荡器包括第一信号发生器，所述第一信号发生器的输出端通过第四加法器与第四寄存器相连，所述第四寄存器与第二多路选择器的输入端相连，且第四寄存器通过第一比较运算器与第二多路选择器的控制端相连，第二多路选择器的输出端与第四加法器的输入端相连，且通过第六乘法器与取模运算器相连，第二多路选择器的另一输入端与第二信号发生器相连；取模运算器通过第二比较运算器与第三多路选择器的控制端相连，所述第三多路选择器的输出端输出采样时钟信号；第六乘法器的输入端还与第一寄存器输出的调节信号相连。所述第二载波相位恢复锁相环包括第二载波相位检测，所述第二载波相位检测模块的输出端通过第四乘法器与第二加法器相连，第四乘法器的输入端还与带宽控制信号 CAR_PUG相连；第二加法器通过第二寄存器与第二载波数字振荡器相连，所述第二载波数字振荡器的输出端与第二载波相位检测及第五乘法器相连，第五乘法器与第二积分转储模块相连。所述第二载波数字振荡器包括第一信号发生器，所述第一信号发生器的输出端通过第四加法器与第四寄存器相连，所述第四寄存器与第二多路选择器的输入端相连，且第四寄存器通过第一比较运算器与第二多路选择器的控制端相连，第二多路选择器的输出端与第四加法器的输入端相连，且通过第六乘法器与取模运算器相连，第二多路选择器的另一输入端与第二信号发生器相连；取模运算器通过第二比较运算器与第三多路选择器的控制端相连，所述第三多路选择器的输出端输出采样时钟信号；第六乘法器的输入端还与第一寄存器输出的调节信号相连。所述数据位相位恢复锁相环包括数据位相位检测模块，所述数据位相位检测模块通过第三乘法器及第三加法器与第三寄存器相连，所述第三寄存器与零相位启动模块的输入端相连，第三寄存器的输出端与第三加法器的输入端及数据位数字振荡器相连，数据位数字振荡器的输出端分别与第一数字积分转储模块及第二数字积分转储模块的控制端相连，第三乘法器的输入端还与控制信号BCK_PUG相连。所述MSK解调电路的输出端与控制器相连，MSK解调电路的输入端与第一模数转换模块相连，第一模数转换模块的输入端通过放大电路与第一滤波器相连，所述第一滤波器与耦合变压器的接收端相连；所述控制器的输出端与MSK调制电路相连，所述MSK调制电路通过第二模数转换模块、第二滤波器及耦合驱动模块与耦合变压器的接收端相连；所述 MSK调制电路、MSK解调电路、第一模数转换模块及第二模数转换模块采用全数字集成电路实现。所述第一滤波器及第二滤波器均为带通滤波器。所述第一模数转换模块及第二模数转换模块均为一位模数转换器。本发明的优点MSK解调电路包括第一载波相位恢复锁相环、第二载波相位锁相环及数据位相位恢复锁相环，零相位启动模块通过对接收信号关联后输出最大关联调整信号，通过最大关联调整信号调整第一寄存器、第二寄存器及第三寄存器输出的调整信号，通过调整信号调整第一载波数字振荡器、第二载波数字振荡器及数据位数字振荡器输出时钟的相位，达到对载波信号相位快速保持同步，进而锁住载波信号相位的目的，能够实现对 MSK解调电路的零相位启动，提高解调能力可靠性，简化了电路设计，提高了系统的稳定性和集成度，安全可靠。
图1为本发明使用状态的结构框图。图2为本发明MSK调制电路的结构框图。图3为一组频率方波的载波仿真示意图。图4为另一组频率方波的载波仿真示意图。图5为本发明MSK解调器的结构框图。图6为本发明数字振荡器的结构框图。图7为本发明零相位启动模块的结构框图。附图标记说明1-耦合变压器、2-发射端、3-耦合驱动模块、4-第一滤波器、5-第一模数转换模块、6-MSK调制电路、7-控制器、8-MSK解调电路、9-第二滤波器、10-放大电路、11-第二模数转换模块、12-接收端、13-第一多路选择器、14-接收信号、15-第一载波相位恢复锁相环、16-第一载波数字振荡器、17-第一乘法器、18-第一数字积分转储、19-第一绝对值运算器、20-数据位相位恢复锁相环、21-数据位相位检测模块、22-第三乘法器、 23-第三加法器、24-第三寄存器、25-数据位数字振荡器、26-第二数字积分转储模块、 27-第二绝对值运算器、28-数据检测模块、29-第一载波相位检测模块、30-第一乘法器、 31-第一加法器、32-第一寄存器、33-第二载波相位恢复锁相环、34-第二载波相位检测模块、35-第二载波数字振荡器、36-第五乘法器、37-第四乘法器、38-第二加法器、39-第二寄存器、40-第一信号发生器、41-第四加法器、42-第四寄存器、43-第一比较运算器、44-第二多路选择器、45-第六乘法器、46-第三多路选择器、47-第二比较运算器、48-取模运算器、 49-调节信号、50-第二信号发生器、51-载波信号关联模块、52-第五加法器、53-第六加法器、54-第七加法器、55-第三绝对值运算器、56-第四多路选择器、57-第五寄存器、58-比较器、59-双稳态多谐振荡器、60-第六寄存器、61-第八加法器、62-第三信号发生器、63-零相位启动模块、64-第一关联模块及65-第二关联模块。
具体实施例方式下面结合具体附图和实施例对本发明作进一步说明。如图1所示所述耦合变压器1具有原边及副边，耦合变压器1的副边具有发射端 2及接收端12，耦合变压器1的原边与对应的火线、零线相连。电力载波通信时，接收端12 接收的信号通过第一滤波器4进行滤波，并由放大电路10对接收的载波信号进行放大，放大后的信号经过第一模数转换模块5进行模数转换后由MSK解调电路8进行解调，然后输入控制器7内。其中，第一滤波器4采用带通滤波器，第一模数转换模块5为一位模数转换； MSK解调电路8将MSK调制信号解调得到相应的数字信号。控制器7的输出端与MSK调制电路6相连，由MSK调制电路6将控制器7内待发射的数据通过MSK调制的方式调制成载波信号，所述调制后的载波信号通过第二模数转换模块11、第二滤波器9及耦合驱动模块3 后输出到发射端2，通过耦合变压器1的发射端2向外传输相应的载波信号，达到电力载波通信。第二滤波器9也为带通滤波器，第二模数转换模块11采用一位模数转换；控制器7 采用常规的电力载波控制芯片，MSK调制电路6、MSK解调电路8、第一模数转换模块5及第二模数转换模块11均采用全数字大规模集成电路实现，能够降低设计的难度。如图2所示所述MSK调制电路6包括第一多路选择器13，所述第一多路选择器13 的数据端分别与表示数据1的波形、表示数据O的波形相连，第一多路选择器13的控制端与控制器7的输出端相连，即控制器7待发射的数据输出到第一多路选择器13的控制端， 根据待发射数据的不同，第一多路选择器13能够确定是采用表示数据1的波形或是表示数据0的波形进行调制载波。如图3和图4所示分别以载波频率为fl = IlOKHz和f0 = IOOKHz时为例，全数字工作的时钟频率为2. 2MHz时，其中一个载波周期分别有20个点和 22个点。通过高采样过密率来换取对模数转换器的低要求，当上述载波频率为H = IlOKHz 和f0 = IOOKHz为例，全数字工作的时钟频率为2. 2MHz时，我们可以使用本质是一位的模数转换。如图5所示所述MSK解调电路8包括第一载波相位恢复锁相环15及第二载波相位恢复锁相环33，所述第一载波相位恢复锁相环15的输出端与第一载波数字振荡器16相连，第一载波数字振荡器16向第一载波相位恢复锁相环15及第一乘法器17输出采样时钟信号，第一乘法器17通过第一积分转储模块18及第一绝对值运算器19与数据位相位恢复锁相环20相连；第二载波相位恢复锁相环33的输出端与第二载波数字振荡器35相连，第二载波数字振荡器35向第二载波相位恢复锁相环33及第五乘法器36输出采样时钟信号， 第五乘法器36通过第二数字积分转储模块沈及第二绝对值运算器27与数据位相位恢复锁相环20相连，数据位相位恢复锁相环20通过数据位数字振荡器25分别与第一数字积分转储模块18及第二数字积分转储模块沈的控制端相连。第一绝对值运算器19与第二绝对值运算器27的输出端与数据检测模块观相连，数据检测模块观通过对第一绝对值运算器19及第二绝对值运算器27的输入信号进行分析判断后，输出所需的解调数据。数据位相位恢复锁相环20的输出端与数据位数字振荡器25相连，数据位数字振荡器25的输出端分别与第一数字积分转储模块18及第二数字积分转储模块沈的控制端相连，当数据位数字振荡器25向第一数字积分转储模块18及第二数字积分转储模块沈输出控制信号时，第一数字积分转储模块18及第二数字积分转储模块沈能够将对应存储的积分数据值分别通过第一绝对值运算器19、第二绝对值运算器27输入到数据位相位恢复锁相环20内，从而能够调整数据位相位恢复锁相环20输出的控制信号，使得第一绝对值运算器19及第二绝对值运算器27输出的数据信号与载波信号中数据信号频率及相位一致性。第一载波相位恢复锁相环15及第二载波相位恢复锁相环33的输入端均与接收信号14 相连，所述接收信号14为图1中经过第一模数转换模块5后输出的信号，第一载波相位恢复锁相环15与第二载波相位恢复锁相环33能够对最小频移键控(MSK)载波中的两组载波信号分别进行载波相位的恢复。所述第一载波相位恢复锁相环15包括第一载波相位检测模块四，所述第一载波相位检测模块四的输入端与接收信号14的输出端相连，第一载波相位检测模块四的输出端通过第一乘法器30、第一加法器31及第一寄存器32与第一载波数字振荡器16相连，第一载波数字振荡器16的输出端分别与第一乘法器17及第一载波相位检测模块四相连，第一乘法器17的输入端也与接收信号14相连。第一载波数字振荡器16产生采样时钟信号， 且第一载波相位检测模块四、第一乘法器30、第一加法器31及第一寄存器32能够对第一载波数字振荡器16产生的采样时钟信号进行反馈，确保第一载波数字振荡器16输入到第一乘法器17内的采样时钟信号能够与载波信号保持同步。第一载波数字振荡器16向第一乘法器17输入与载波信号同频率同相位的采样时钟信号。第一寄存器32的输出端与第一加法器31相连，即第一寄存器32的输出端通过第一加法器31反馈到第一寄存器31的输入端。第一乘法器30的输入端还与带宽控制信号CAR_PUG相连，所述带宽控制信号CAR_ PUG可以为1/32、1/64、1/128、1/256或1/512 ；带宽控制信号CAR_PUG的具体数值可以根据解调需要进行设置。第二载波相位恢复锁相环33包括第二载波相位检测模块34，所述第二载波相位检测模块34的输出端通过第四乘法器37、第二加法器38及第二寄存器39与第二载波数字振荡器35相连，第二载波数字振荡器35的输出端分别与第二载波相位振荡器34及第五乘法器36相连，第二载波数字振荡器35产生采样时钟信号，其中第二载波相位检测模块34、 第四乘法器37、第二加法器38及第二寄存器39形成对第二载波数字振荡器35的反馈信号，提高第二载波数字振荡器35输入到第五乘法器36采样时钟信号的精度，能够保证第二载波数字振荡器35产生时钟信号与载波信号相位的保持同步。第四乘法器37的输入端还与带宽控制信号CAR_PUG相连，所述带宽控制信号CAR_PUG的取值与上述相同。第二寄存器39的输出端还与第二加法器38的输入端相连，即第二寄存器39的输出端通过第二加法器38反馈到第二寄存器39的输入端。数据位相位恢复锁相环20包括数据位相位检测模块21，所述数据位相位检测模块21的输入端分别与第一绝对值运算器19、第二绝对值运算器27的输出端相连。数据位相位检测模块21通过第三乘法器22、第三加法器23及第三寄存器M与数据位数字振荡器25相连，第三乘法器22的输入端还与控制信号BCK_PUG相连；第三寄存器M的输出端与第三加法器23的输入端相连，实现对第三寄存器M的信号反馈。通过数据位相位检测模块21、第三乘法器22、第三加法器23及第三寄存器M对数据位数字振荡器25的调节， 能够保证数据位数字振荡器25输入到第一积分转储模块18及第二积分转储模块沈控制信号精度，确保通过第一绝对值运算器19及第二绝对值运算器27输出载波数据信号的准确性。如图6所示由于接收波形和第一载波数字振荡器16、第二载波数字振荡器35及数据位数字振荡器25产生采样时钟的相位与载波信号相位不一致，在最差的情况下，第一载波相位恢复锁相环15、第二载波相位恢复锁相环33及数据位相位恢复锁相环20需要很长时间才能锁上接收信号14对应载波信号的相位，甚至不能锁住。为了能够使第一载波相位恢复锁相环15、第二载波相会恢复锁相环33及数据位相位恢复锁相环20能够锁住接收信号14对应载波信号的相位，所述第一载波数字振荡器16包括第一信号发生器40，所述第一信号发生器40通过第四加法器41与第四寄存器42相连，第四寄存器42的输出端与第二多路选择器44的输入端相连，第二多路选择器44的另一输入端与第二信号发生器50 相连，第一信号发生器40产生“1”的信号，第二信号发生器50产生“0”信号。第四寄存器 42的输出端通过第一比较运算器42与第二多路选择器44的控制端相连，第一比较运算器 42用于将第四寄存器42寄存输出的数值与第一载波相位恢复锁相环15对应恢复载波信号的时钟周期N比较，当第四寄存器42内寄存输出的数值小于时钟周期N时，第一比较运算器43输出控制信号使得第二多路选择器44选择输出第一信号发生器40所在信号路的信号，当第一比较运算器42内寄存输出的数值大于时钟周期N时，第一比较运算器43输出的控制信号使得第二多路选择器44选择输出第二信号发生器50所在信号路的信号，完成信号输出的选择。第四寄存器42对第一信号发生器40及第二多路选择器44输入的信号进行寄存，通过第一信号发生器40能够达到相应启动过程。第二多路选择器44的输出端通过第六乘法器45与取模运算器48相连，且第二多路选择器44的输出端与第四加法器41 的输出端相连，取模运算器48通过第二比较运算器47与第三多路选择器46相连，第三多路选择器46输出相应的采样时钟。所述取模运算器48用于对第六乘法器45与时钟周期 N进行取模运算，即将第六乘法器45的输出对时钟周期N进行取模，所述取模运算器48具体的工作过程和原理可以参考http://www. exceltip. net/thread-3331-1-1. html。第六乘法器45还接收调节信号49，所述调节信号49为第一寄存器32输出提供，第二比较运算器47内比较的数值为N/2。当取模运算器48的输入小于N/2时，第三多路选择器46输出 1端的信号，当取模运算器48的输入大于N/2时，第三多路选择器46输出-1端的信号，即第三多路选择器46能够输出与载波信号相对应的同频率同相位的采样时钟信号、两倍频率同相位的采样时钟信号或者其他多倍频率同相位的采样时钟信号，同频率同相位的采样时钟信号用于输入到第一乘法器17内，两倍频率同相位的采样时钟信号或多倍频率同相位的采样时钟信号输入到第一载波相位检测模块四内，从而能够完成载波相位的检测及对载波信号的采样。调节信号49能够快速改变第一载波数字振荡器16输出时钟信号的相位，使得第三多路选择器46能够提前offset/(Ν*2 π )度，offset为调节信号49的数值，N 为时钟周期。所述第二载波数字振荡器35与数据位数字振荡器25的结构、原理和工作过程与第一载波数字振荡器35相同，具体的结构图可以参考图6 ；对于第二载波数字振荡器35及数据位数字振荡器25的结构和工作过程就不再进行详细描述。如图7所示为了能够达到零相位启动，得到相应调节信号49的值，所述数据位相位恢复锁相环20包括零相位启动模块63，所述零相位启动模块63的输出端分别与第一寄存器32、第二寄存器39及第三寄存器M相连，能够根据载波信号调节第一寄存器32、第二寄存器39及第三寄存器M输出的调整信号49，能快速调整第一载波数字振荡器16、第二载波数字振荡器35及数据位数字振荡器25输出采样时钟信号的相位，从而能够达到快速
10与载波信号相位保持同步的目的。具体地，零相位启动模块63包括载波信号关联模块51， 为了能够与最小平移键控(MSK)的两路载波信号相对应，载波信号关联模块51包括第一关联模块64及第二关联模块65，第一关联模块64与第二关联模块65分别与两路载波信号进行关联。电力载波通讯采用数据帧的格式来通讯，所述数据帧的格式为
权利要求
1.一种具有零相位启动的MSK解调电路，所述MSK解调电路(8)包括与接收信号(14) 相连的第一载波相位恢复锁相环(1 及第二载波相位恢复锁相环(33)，所述第一载波相位恢复锁相环(1 的输出端与第一载波数字振荡器(16)相连，第一载波数字振荡器(16) 向第一载波相位恢复锁相环(1 及第一乘法器(17)输出采样时钟信号，第一乘法器(17) 通过第一积分转储模块(18)及第一绝对值运算器(19)与数据位相位恢复锁相环00)相连；第二载波相位恢复锁相环(3 的输出端与第二载波数字振荡器(3 相连，第二载波数字振荡器(3 向第二载波相位恢复锁相环(3 及第五乘法器(36)输出采样时钟信号，第五乘法器(36)通过第二数字积分转储模块06)及第二绝对值运算器(XT)与数据位相位恢复锁相环OO)相连，数据位相位恢复锁相环OO)通过数据位数字振荡器0 分别与第一数字积分转储模块(18)及第二数字积分转储模块06)的控制端相连；第一绝对值运算器(19)及第二绝对值运算器(XT)的输出端与数据检测模块08)相连，并由数据检测模块 (28)输出解调数据；其特征是所述MSK解调电路(8)还包括零相位启动模块(63)，所述零相位启动模块(6 的输出端与数据位相位恢复锁相环OO)内的第三寄存器04)相连， 并分别与第一载波相位恢复锁相环(1 内的第一寄存器(3 及第二载波相位恢复锁相环 (33)内的第二寄存器(39)相连；所述零相位启动模块(6 对接收信号(14)的相位进行最大相关，并输出相应的最大关联调整信号；第一寄存器(32)、第二寄存器(39)及第三寄存器04)接收零相位启动模块(6 输入的最大关联调整信号，并分别调节第一载波数字振荡器(16)、第二载波数字振荡器(35)及数据位数字振荡器05)输出时钟的相位，以使第一载波相位恢复锁相环(15)、第二载波相位恢复锁相环(3 及数据位相位恢复锁相环00) 对应采样时钟相位能与接收信号(14)的相位快速保持同步。
2.根据权利要求1所述的具有零相位启动的MSK解调电路，其特征是所述零相位启动模块(6 包括对接收信号(14)关联的载波信号关联模块(51)，所述载波信号关联模块(51)包括第一关联模块(64)及第二关联模块(65)，第一关联模块(64)通过第五加法器(52)关联累加后与第七加法器(54)相连，第二关联模块(6 通过第六加法器(5 关联累加后与第七加法器(54)相连；第七加法器(54)通过第三绝对值运算器(5 与第四多路选择器(56)的输入端相连，并通过第三绝对值运算器(5 与比较器(58)的输入端相连；比较器(58)的输出端与第四多路选择器(56)的控制端及双稳态多谐振荡器(59)的输入端相连，第四多路选择器(56)的输出端通过第五寄存器(57)与比较器(58)输入端相连，且第五寄存器(57)的输出端与第四多路选择器输入端相连；双稳态多谐振荡器(59)的输入端还与第六寄存器(60)相连，第六寄存器(60)的输出端通过第八加法器(61)与第六寄存器(60)的输入端相连，第八加法器(61)的输入端还与第三信号发生器(6 相连。
3.根据权利要求1所述的具有零相位启动的MSK解调电路，其特征是所述第一载波相位恢复锁相环(1 包括第一载波相位检测模块(四)，所述第一载波相位检测模块09) 的输出端通过第一乘法器(30)与第一加法器(31)相连，第一乘法器(30)的输入端还与带宽控制信号CAR_PUG相连；第一加法器(31)通过第一寄存器(3 与第一载波数字振荡器 (16)相连，所述第一载波数字振荡器(16)的输出端分别与第一乘法器(17)及第一载波相位检测模块09)相连，第一乘法器(17)及第一载波相位检测模块09)的输入端与接收信号(14)相连；第一乘法器(17)的输出端与第一数字积分转储模块(18)相连。
4.根据权利要求3所述的具有零相位启动的MSK解调电路，其特征是所述第一载波数字振荡器(16)包括第一信号发生器(40)，所述第一信号发生器00)的输出端通过第四加法器Gl)与第四寄存器0 相连，所述第四寄存器0 与第二多路选择器G4)的输入端相连，且第四寄存器0 通过第一比较运算器与第二多路选择器G4)的控制端相连，第二多路选择器G4)的输出端与第四加法器Gl)的输入端相连，且通过第六乘法器 (45)与取模运算器08)相连，第二多路选择器G4)的另一输入端与第二信号发生器(50) 相连；取模运算器G8)通过第二比较运算器G7)与第三多路选择器G6)的控制端相连， 所述第三多路选择器G6)的输出端输出采样时钟信号；第六乘法器0 的输入端还与第一寄存器(32)输出的调节信号G9)相连。
5.根据权利要求1所述的具有零相位启动的MSK解调电路，其特征是所述第二载波相位恢复锁相环(3 包括第二载波相位检测(34)，所述第二载波相位检测模块(34)的输出端通过第四乘法器(37)与第二加法器(38)相连，第四乘法器(37)的输入端还与带宽控制信号CAR_PUG相连；第二加法器(38)通过第二寄存器(39)与第二载波数字振荡器 (35)相连，所述第二载波数字振荡器(3 的输出端与第二载波相位检测(34)及第五乘法器(36)相连，第五乘法器(36)与第二积分转储模块06)相连。
6.根据权利要求5所述的具有零相位启动的MSK解调电路，其特征是所述第二载波数字振荡器(3 包括第一信号发生器(40)，所述第一信号发生器00)的输出端通过第四加法器Gl)与第四寄存器0 相连，所述第四寄存器0 与第二多路选择器G4)的输入端相连，且第四寄存器0 通过第一比较运算器与第二多路选择器G4)的控制端相连，第二多路选择器G4)的输出端与第四加法器Gl)的输入端相连，且通过第六乘法器 (45)与取模运算器08)相连，第二多路选择器G4)的另一输入端与第二信号发生器(50) 相连；取模运算器G8)通过第二比较运算器G7)与第三多路选择器G6)的控制端相连， 所述第三多路选择器G6)的输出端输出采样时钟信号；第六乘法器0 的输入端还与第一寄存器(32)输出的调节信号G9)相连。
7.根据权利要求1所述的具有零相位启动的MSK解调电路，其特征是所述数据位相位恢复锁相环O0)包括数据位相位检测模块(21)，所述数据位相位检测模块通过第三乘法器0 及第三加法器与第三寄存器04)相连，所述第三寄存器04)与零相位启动模块(6 的输入端相连，第三寄存器04)的输出端与第三加法器的输入端及数据位数字振荡器0 相连，数据位数字振荡器0 的输出端分别与第一数字积分转储模块(18)及第二数字积分转储模块06)的控制端相连，第三乘法器0 的输入端还与控制信号BCK_PUG相连。
8.根据权利要求1所述的具有零相位启动的MSK解调电路，其特征是所述MSK解调电路⑶的输出端与控制器(7)相连，MSK解调电路⑶的输入端与第一模数转换模块(5) 相连，第一模数转换模块(5)的输入端通过放大电路(10)与第一滤波器(4)相连，所述第一滤波器⑷与耦合变压器⑴的接收端(12)相连；所述控制器(7)的输出端与MSK调制电路(6)相连，所述MSK调制电路(6)通过第二模数转换模块(11)、第二滤波器(9)及耦合驱动模块⑶与耦合变压器(1)的接收端⑵相连；所述MSK调制电路(6)、MSK解调电路 (8)、第一模数转换模块( 及第二模数转换模块(11)采用全数字集成电路实现。
9.根据权利要求8所述的具有零相位启动的MSK解调电路，其特征是所述第一滤波器(4)及第二滤波器(9)均为带通滤波器。
10.根据权利要求8所述的具有零相位启动的MSK解调电路，其特征是所述第一模数转换模块( 及第二模数转换模块(11)均为一位模数转换器。
全文摘要
本发明涉及一种具有零相位启动的MSK解调电路，其包括零相位启动模块，零相位启动模块的输出端与第三寄存器相连，并分别与第一寄存器及第二寄存器相连；所述零相位启动模块对接收信号的相位进行最大相关，并输出相应的最大关联调整信号；第一寄存器、第二寄存器及第三寄存器接收零相位启动模块输入的最大关联调整信号，并分别调节第一载波数字振荡器、第二载波数字振荡器及数据位数字振荡器输出时钟的相位，以使第一载波相位恢复锁相环、第二载波相位恢复锁相环及数据位相位恢复锁相环对应采样时钟相位能与接收信号的相位快速保持同步。本发明提高解调能力可靠性，简化了电路设计，提高了系统的稳定性和集成度，安全可靠。
文档编号H04L27/22GK102361477SQ201110266968
公开日2012年2月22日 申请日期2011年9月9日 优先权日2011年9月9日
发明者刘靖峰, 谢小彦 申请人:联思普瑞(武汉)电子科技有限公司