专利名称：基于高速收发芯片的10g误码测试仪的制作方法
技术领域：
本实用新型涉及数字通信系统的技术领域，尤其涉及一种基于高速收发芯片的IOG误码测试仪。
背景技术：
误码测试仪是数字通信中最重要、最基本的测试仪器，主要用于测试数字通信信号的传输质量，其主要测试参数包括误码、告警等，其广泛应用于数字通信设备的研制、生产、维修和计量测试，还可应用于数字通信网络的施工、开通验收和维护测试。国内现有的误码测试仪最高速率为lOGbps，大多采用FPGA方式实现误码测试。由于FPGA —般规模较大，功耗也相对较高，对电源需求也相对高。因此，基于FPGA的误码测试仪小型化难度很高。
实用新型内容本实用新型的主要目的是提出一种基于高速收发芯片的IOG误码测试仪，旨在提高误码测试仪的信号处理速度和测试性能，而且实现误码测试仪的小型化和集成化，降低成本和功耗。为了达到上述目的，本实用新型提出一种基于高速收发芯片的IOG误码测试仪，该基于高速收发芯片的IOG误码测试仪与被测设备连接，包括用于产生伪随机码序列并能检测误码的高速收发芯片、用于提供参考时钟的时钟源、用于控制各功能模块正常工作并根据各功能模块的状态发出相应信息的控制模块、用于控制所述高速收发芯片测试误码率并显示测试结果的上位机以及用于连接所述控制模块和所述上位机的USB/I2C协议转换模块；其中:所述高速收发芯片的码型产生端与所述被测设备的接收端连接，所述高速收发芯片的误码检测端与所述被测设备的发射端连接，所述高速收发芯片的时钟端与所述时钟源连接，所述高速收发芯片的控制端与所述控制模块的I/o 口连接，所述控制模块的输出端与所述USB/I2C协议转换模块的输入端连接，所述USB/I2C协议转换模块的输出端与上位机的USB 口连接。优选地，所述时钟源为SI514晶体振荡器。优选地，所述高速收发芯片为PHY1066芯片。优选地，所述高速收发芯片包括码型产生模块和误码检测模块；其中:所述码型产生模块的发射端作为所述高速收发芯片的码型产生端，与所述被测设备的接收端连接；所述误码检测模块的接收端作为所述高速收发芯片的码型检测端，与所述被测设备的发射端连接。优选地，所述控制模块为ADUC7020单片机。优选地，所述USB/I2C协议转换模块为CP2112模块。优选地，所述上位机为PC机。[0014]本实用新型提出的基于高速收发芯片的IOG误码测试仪，通过采用PHY1066芯片中的码型产生模块产生伪随机码序列，误码检测模块进行误码统计，并计算误码率，通过ADUC7020单片机控制各模块的正常工作，根据各模块的状态，发出误码事件、状态告警、故障提示等信息，ADuC7020单片机通过CP2112模块的接口转换处理，与PC机进行数据交换，PC机显示测试结果，实现误码测试。本实用新型基于高速收发芯片的IOG误码测试仪的测试速率达到lOGbps，可以测试高速光电信号。同时，与现有的误码测试仪相比，本实用新型提出的基于高速收发芯片的IOG误码测试仪提高了误码测试仪的信号处理速度和测试性能，降低了测试过程中出现的故障或测试不准确等问题，实现误码测试仪的小型化和集成化，降低成本和功耗。
图1为本实用新型基于高速收发芯片的IOG误码测试仪较佳实施例的模块结构示意图；图2为本实用新型基于高速收发芯片的IOG误码测试仪较佳实施例的主要单元模块结构示意图。本实用新型目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
以下结合说明书附图及具体实施例进一步说明本实用新型的技术方案。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。参照图1，图1为本实用新型基于高速收发芯片的IOG误码测试仪较佳实施例的模块结构示意图。本实用新型实施例中，基于高速收发芯片的IOG误码测试仪，与被测设备10连接，包括高速收发芯片20、时钟源30、控制模块40、USB/I2C协议转换模块50和上位机60。在本实施例中，高速收发芯片20用于产生伪随机码序列并能检测误码，时钟源30用于提供参考时钟，作为高速收发芯片20的参考时钟，控制模块40用于控制各功能模块正常工作并根据各功能模块的状态发出相应信息，上位机60用于控制高速收发芯片20测试误码率并显示测试结果，USB/I2C协议转换模块50用于连接控制模块40和上位机60。其中，高速收发芯片20的码型产生端与被测设备10的接收端连接，高速收发芯片20的误码检测端与被测设备10的发射端连接，高速收发芯片20与被测设备10之间，通过同轴电缆连接，高速收发芯片20的时钟端与时钟源30连接，高速收发芯片20的控制端与控制模块40的I/O 口连接，控制模块40的输出端与USB/I2C协议转换模块50的输入端连接，USB/I2C协议转换模块50的输出端与上位机60的USB 口连接。本实施例中，上电时，控制模块40对高速收发芯片20和时钟源30进行初始化，控制各功能模块，即高速收发芯片20、时钟源30、USB/I2C协议转换模块50和上位机60的正常工作，时钟源30振荡产生一参考时钟，并将该参考时钟输出至高速收发芯片20，该高速收发芯片20根据时钟源30振荡所提供的参考时钟，获得单一的本地时钟，本地时钟与参考时钟同步后，高速收发芯片20产生伪随机码序列；而且，高速收发芯片20接收被测设备10输入的电信号，控制模块40控制高速收发芯片20对电信号进行误码测试，将该电信号与本地时钟逐比特比较，高速收发芯片20根据比较结果，统计当前误码个数，并根据测试时间计算出当前误码率。本实施例计算误码率的公式如下:Pe=Ne/N式中Pe为误码率；Ne为其中出错的位数；N为传输的数据总数。控制模块40将高速收发芯片20所统计的误码个数和所计算出的误码率输出至USB/I2C协议转换模块50，经USB/I2C协议转换模块50的接口转换处理后，控制模块40和上位机60可以进行数据交换，USB/I2C协议转换模块50根据控制模块40所记录的误码个数数据和误码率数据，将误码个数数据和误码率数据转换为上位机60能够识别的数据，上位机60将测试结果进行实时显示。本实施例通过高速收发芯片20产生连续伪随机码序列、统计误码个数和计算误码率，通过控制模块40控制各模块的正常工作，根据各模块的状态，发出误码事件、状态告警、故障提示等信息，上位机60通过USB/I2C协议转换模块50与控制模块40进行数据交换，并将误码测试结果给予显示，实现测试速率高达IOGbps的误码测试仪，提高了误码测试仪的信号处理速度和测试性能，实现误码测试仪的小型化和集成化。结合图1和图2，图1为本实用新型基于高速收发芯片的IOG误码测试仪较佳实施例的模块结构示意图；图2为本实用新型基于高速收发芯片的IOG误码测试仪较佳实施例的主要单元模块结构示意图。上述实施例中，时钟源30优选地选用SI514晶体振荡器31。SI514晶体振荡器31的工作频率为155.52MHz，频偏小于50PPM。利用SI514晶体振荡器31产生稳定的参考时钟，作为高速收发芯片20的参考时钟。另外，以上仅仅以一具体实施例进行说明，也可以选用具有同等性能，能够提供参考时钟的其他等效晶体振荡器作为时钟源30。上述实施例中，高速收发芯片20优选地选用PHY1066芯片21。具体地，高速收发芯片21包括码型产生模块211和误码检测模块212。其中，码型产生模块211的发射端作为高速收发芯片20的码型产生端，与被测设备10的接收端连接；误码检测模块212的接收端作为高速收发芯片20的码型检测端，与所述被测设备10的发射端连接。PHY1066芯片21支持多种速率，内部集成了 BERT (Bit Error Rate Tester,比特误码率测试仪)和PRBS (Pseudo Random Binary Sequence,伪随机二进制序列)功能模块，其中，PRBS功能模块为PHY1066芯片21的码型产生模块211，与被测设备10的接收端连接，BERT功能模块为PHY1066芯片21的误码检测模块212，与被测设备10的发射端连接；PHY1066芯片21支持高达IOGbps的码型发生、误码分析和BERT测试能力，测试码型包括PRBS:231-1，PRBS:223_1，PRBS:215_1，PRB:S27_1，测试误码的速率高达 IlGbps0本实施例中，PHY1066芯片21与被测设备10之间，通过同轴电缆连接，并进行高速串行数据的传输，PHY1066芯片21的码型产生模块211以SI514晶体振荡器31产生的参考时钟作为参考，获得单一的本地时钟，该本地时钟与SI514晶体振荡器31提供的参考时钟同步及对比，产生连续伪随机码序列，将该伪随机码序列从码型产生模块211的发射端发送至被测设备10的接收端，被测设备10经处理后发送电信号；PHY1066芯片21的误码检测模块212接收被测设备10所发送的电信号，并对电信号进行检测，统计误码个数，并计算误码率。与现有的收发芯片相比，本实施例所采用的PHY1066芯片21能够测试的误码速率更快，而且成本和功耗低。值得说明的是，以上仅仅以一具体实施例进行说明，也可以选用具有相同功能，能够产生连续伪随机码型序列、统计误码和计算误码率，支持IOGbps码型测试的其他等效高速收发芯片作为高速收发芯片20。具体地，控制模块40优选地选用ADUC7020单片机41。ADUC7020单片机具有高速率、低功耗、保密性好、成本低廉等优点，能够支持IOGbps传输速率的误码测试仪，大大地降低了测试过程中出现的故障或测试不准确等问题。与现有的用于记录PHY1066芯片21所统计的误码个数和计算的误码率的单片机相比，该ADuC7020单片机41能够支持更高的传输速率。ADUC7020单片机是实用新型基于高速收发芯片的IOG误码测试仪的控制核心，上电时，对各功能模块进行配置，控制各功能模块的正常工作，并根据各功能模块提供的状态，向上位机60发出误码事件、状态告警、故障提示等信息。另外，以上仅仅以一具体实施例进行说明，也可以选用具有相同功能，能够控制各功能模块正常工作，发送各功能模块状态的相应信息的其他等效单片机作为控制模块40。具体地，USB/I2C协议转换模块50优选地选用CP2112模块51。CP2112模块51是USB转I2C的单芯片转换1C，本实施例通过CP2112模块51进行接口转换处理，通过USB接口，即可使ADuC7020单片机41与上位机60连接，并进行数据交换，USB接口具有的即插即用和热插拔功能，使得上位机60能够实时显示误码测试的结果，通信方便可靠。与现有的接口转换模块相比，该CP2112模块51能够支持的传输速率高达 400Kbps。另外，以上仅仅以一具体实施例进行说明，也可以选用具有相同功能，能够实现控制模块40与上位机60进行数据交换的其他等效转换模块作为USB/I2C协议转换模块50。具体地，上位机60优选地选用PC机61。本实施例通过在PC机61上编程，对PHY1066芯片21中的各寄存器进行设置，并将控制命令通过CP2112模块51发送给ADuC7020单片机41，ADuC7020单片机41再将控制命令发送给PHY1066芯片21，完成对各寄存器的设置，实现ADuC7020单片机41对PHY1066芯片21的控制；同时，PC机61将ADuC7020单片机41所记录的测试结果，实施显示处理，以便分析和判断误码测试仪测试的准确性。本实施例优选地用于在PC机61上显示误码测试结果的程序采用C#语言编写，C#语言简单且易于调试，另外，根据调试方便需要也可以米用其他计算机语目来编写。本实用新型提出的基于高速收发芯片的IOG误码测试仪，通过采用PHY1066芯片21中的码型产生模块211产生伪随机码序列，误码检测模块212进行误码统计，并计算误码率，通过ADuC7020单片机41控制各模块的正常工作，根据各模块提供的状态，发出误码事件、状态告警、故障提示等信息，ADuC7020单片机41通过CP2112模块51的接口转换处理，与PC机61进行数据交换，PC机61显示测试结果，实现误码测试。本实用新型基于高速收发芯片的IOG误码测试仪的测试速率达到lOGbps，可以测试高速光电信号。同时，与现有的误码测试仪相比，本实用新型提出的基于高速收发芯片的IOG误码测试仪提高了误码测试仪的信号处理速度和测试性能，降低了测试过程中出现的故障或测试不准确等问题，实现误码测试仪的小型化和集成化，降低成本和功耗。以上所述仅为本实用新型的优选实施例，并非因此限制本实用新型的专利范围，凡是利用本实用新型说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本实用新型的专利保护范围内。
权利要求1.一种基于高速收发芯片的IOG误码测试仪，与被测设备连接，其特征在于，包括用于产生伪随机码序列并能检测误码的高速收发芯片、用于提供参考时钟的时钟源、用于控制各功能模块正常工作并根据各功能模块的状态发出相应信息的控制模块、用于控制所述高速收发芯片测试误码率并显示测试结果的上位机以及用于连接所述控制模块和所述上位机的USB/I2C协议转换模块；其中: 所述高速收发芯片的码型产生端与所述被测设备的接收端连接，所述高速收发芯片的误码检测端与所述被测设备的发射端连接，所述高速收发芯片的时钟端与所述时钟源连接，所述高速收发芯片的控制端与所述控制模块的I/O 口连接，所述控制模块的输出端与所述USB/I2C协议转换模块的输入端连接，所述USB/I2C协议转换模块的输出端与上位机的USB 口连接。
2.如权利要求1所述的IOG误码测试仪，其特征在于，所述时钟源为SI514晶体振荡器。
3.如权利要求1所述的IOG误码测试仪，其特征在于，所述高速收发芯片为PHY1066芯片。
4.如权利要求3所述的IOG误码测试仪，其特征在于，所述高速收发芯片包括码型产生模块和误码检测模块；其中: 所述码型产生模块的发射端作为所述高速收发芯片的码型产生端，与所述被测设备的接收端连接；所述误码检测模块的接收端作为所述高速收发芯片的码型检测端，与所述被测设备的发射端连接。
5.如权利要求1所述的IOG误码测试仪，其特征在于，所述控制模块为ADUC7020单片机。
6.如权利要求1所述的IOG误码测试仪，其特征在于，所述USB/I2C协议转换模块为CP2112 模块。
7.如权利要求1所述的IOG误码测试仪，其特征在于，所述上位机为PC机。
专利摘要本实用新型公开一种基于高速收发芯片的10G误码测试仪，该10G误码测试仪与被测设备连接，包括时钟源、高速收发芯片、控制模块、USB/I2C协议转换模块和上位机。其中，高速收发芯片的码型产生端与被测设备的接收端连接，其误码检测端与被测设备的发射端连接，其时钟端与时钟源连接，其控制端与控制模块的I/O口连接，控制模块的输出端经USB/I2C协议转换模块与上位机的USB口连接。本实用新型基于高速收发芯片的10G误码测试仪的测试速率高达10Gbps，提高误码测试仪的信号处理速度和测试性能，实现误码测试仪的小型化和集成化，降低成本和功耗，适用于高速通信系统。
文档编号H04L12/26GK203014839SQ20122065561
公开日2013年6月19日 申请日期2012年12月3日 优先权日2012年12月3日
发明者张品华, 邓飞 申请人:深圳市国扬通信股份有限公司