经由总线系统传输数据的系统和方法与流程

本发明总体上涉及电气或电子系统，在具体的实施方式中，涉及一种包括总线的系统，以及一种用于经由总线系统传输数据（例如错误数据）的方法。

背景技术：
在电气或电子系统中，各种单独的系统模块（例如各种电子/电气组件、各种电子/电气部件（例如诸如集成电路等的各种半导体部件）、各种子部件）设置在一个相同的部件或集成电路等中，并且通过诸如总线系统的传输介质进行通信。总线系统可包括一条或多条传输线。总线系统可由相应系统的几个（具体地，两个以上）模块/部件/元件共同使用。许多传统的总线系统包括几个分系统，例如，由一条或多条数据线组成的数据总线；和/或由一条或多条地址线组成的地址总线；和/或由一条或多条控制线组成的控制总线。与此相比，其他总线系统具有更简单的结构。例如，所谓的IBCB总线（IBCB=块间通信总线）通常仅包括用于连接两个单独模块/组件/元件的两条传输线。相对简单的总线系统的其他示例是CAN总线（CNN=控制器区域网络）、LIN总线（LIN=本地互连网络）等，CAN总线通常仅包括两条或三 条线（例如：CAN_HIGH，CAN_LOW以及可选择地，CAN_GND（接地）），LIN总线通常仅包括一条单个传输线。在许多传统的系统中，例如，在具有IBCB总线的系统中，各种模块/组件/元件可连接成链状结构。例如，第一个组件可经由两条IBCB传输线连接到第二组件，第二组件可经由两条IBCB传输线连接到第三组件，第三组件可经由两条IBCB传输线连接到第四组件，等等。因此，例如，在上述组件链中，逻辑“1”（或相应地，逻辑“0”）可首先从第一个组件传输至第二组件，然后从第二组件传输至第三组件，再从第三组件传输至第四组件，等等。另外，可设置中央微处理器或微控制器，例如，中央微处理器或微控制器可通过例如SPI（SPI=串行外设接口）或任何其他合适的连接与上述组件链中的第一个（或最后一个）组件相连。然而，在出现错误时，相应的错误数据必须传输到上述微处理器或微控制器、和/或例如主控制设备。为此，在传统的系统中，可设置单独的传输线，以将相应的组件直接与上述中央微处理器或微控制器和/或上述主控制设备连接。然而，在这种情况下，必须设置额外的电缆。因为这些或其他原因，需要提供一种经由总线系统传输数据（特别是传输错误数据）的改进的系统和方法。

技术实现要素：
根据本发明的一个实施方式，提供一种经由总线系统传输错误数据的方法，所述总线系统将电子系统的多个模块/组件/元件连接成链状结构，所述方法包括：在第一阶段，传输关于在所述电子系统中发生的错误类型的信息；以及在第二阶段，传输关于错误发生在所述电子系统中何处的信息。其中，所述第一阶段包括：将用于传输关于所述电子系统中所发生的错误类型的信息的请求通过所述链状结构从一个模块/组件/元件传输至另一个模块/组件/元件。其中，所述第二阶段包括：将用于传输关于错误发生在所述电子系统中何处的信息的请求通过所述链状结构从一个模块/组件/元件传输至另一个模块/组件/元件。其中，所述第一阶段早于所述第二阶段发生。其中，所述第二阶段早于所述第一阶段发生。其中，响应于接收所述用于传输关于所述电子系统中所发生的错误类型的信息的请求，所述链状结构中的最后一个模块/组件/元件产生响应数据，并将所述响应数据发送至所述链状结构中在前的模块/组件/元件。其中，响应于从所述最后一个模块/组件/元件接收所述响应数据，所述链中的所述在前的模块/组件/元件通过将从所述最后一个模块/组件/元件接收的所述响应数据和在所述链中所述在前的模块/组件/元件内部所产生的响应数据组合来产生修正的响应数据，并将所述修正的响应数据发送至所述链状结构中的下一个在前的模块/组件/元件。其中，响应于接收所述用于传输关于错误在所述电子系统中何处发生的信息的请求，所述链状结构中的最后一个模块/组件/元件产生响应数据，并将所述响应数据发送至所述链状结构中在前的模块/组件/元件。其中，响应于从所述最后一个模块/组件/元件接收所述响应数据，所述在前的模块/组件/元件通过将从所述最后一个模块/组件/元件接收的所述响应数据与所述在前的模块/组件/元件内部所产生的响应数据组合来生成修正的响应数据，并将所述修正的响应数据发送至所述链状结构中下一个在前的模块/组件/元件。其中，所传输的关于所述电子系统中所发生的错误类型的信息包括多个位，所述多个位中的每个位与多个预先定义的错误类型中特定的一个错误类型相关联。其中，所传输的关于错误发生在所述电子系统中何处的信息包括多个位，所述多个位中每个位与所述链状结构中所述多个模块/组件/元件中的特定模块/组件/元件相关联。根据本发明的另一个实施方式，提供一种耦接在总线系统中的装置，所述总线系统将电子系统的多个模块/组件/元件连接成链状结构，所述装置包括：输入端，能耦接至所述链状结构中在前的模块/组件/元件；输出端，能耦接至所述链状结构中下一个模块/组件/元件；第一个模块/组件/元件，配置为在第一阶段，将用于传输关于在所述电子系统中所发生的错误类型的信息的请求发送至所述链状结构中的其他模块/组件/元件，以及，在第二阶段，将用于传输关于错误发生在所述电子系统中何处的信息的请求发送至所述链状结构中的其他模块/组件/元件。其中，所述总线系统包括多个连接，所述链状结构中两个相邻的模块/组件/元件之间的相应连接包括两条传输线。其中，所述总线系统包括块间通信总线（IBCB）。其中，所述总线系统包括多个连接，所述链状结构中两个相邻的模块/组件/元件之间的相应连接包括一条单个传输线。根据本发明的又一个实施方式，提供一种交通工具，包括：连接成链状结构的多个模块/组件/元件，其中，主模块/组件/元件被配置为将用于传输关于在所述多个模块/组件/元件中所检测到的错误类型的信息的请求从所述链中的一个模块/组件/元件发送至其他模块/组件/元件，以及将关于在所述多个模块/组件/元件中的哪一个模块/组件/元件中检测到错误的信息从所述链中的一个模块/组件/元件发送至其他模块/组件/元件。该交通工具进一步包括：包含多个电池单元的电池，所述多个模块/组件/元件被配置为监控所述多个电池单元。该交通工具进一步包括连接至所述主模块/组件/元件的控制设备。其中，关于所检测到的错误类型的信息包括多个位，所述多个位中每个位与多个预定义的错误类型中特定错误类型相关联。其中，所述关于在所述多个模块/组件/元件中哪个模块/组件/元件检测到错误的信息包括多个位，所述多个位中的每个位与所述链中的所述多个模块/组件/元件中特定模块/组件/元件相关联。根据本发明的再一个实施方式，提供一种系统，包括：总线；以及用于在第一阶段传输关于所述系统中所发生的错误类型的信息和在第二阶段传输关于错误发生在所述系统中何处的信息的装置。附图说明附图被包含用以提供对本发明的进一步理解，并且结合于本说明书中并构成本说明书的一部分。附图示出了本发明的实施方式，并与描述一起用于解释本发明的原理。本发明的其他实施方式以及本发明的多个预期的优点将变得容易理解，这是因为通过参考下述详细的描述他们变得能够更好理解。图1示出了包括总线的示例性电子/电气系统的示意性结构，在该系统中，可以采用根据本发明实施方式的用于传输数据（特别是错误数据）的方法。图2示意性地示出了根据本发明实施方式传输的一系列数据的示例，以在该方法的第一阶段中获得关于该系统中出现的错误类型的信息。图3示意性地示出了根据本发明实施方式传输的一系列数据的示例，以在该方法的第二阶段中获得关于错误发生在系统何处的信息。图4示出用于描述在第一阶段和第二阶段所获得的信息的组合的矩阵。具体实施方式在下面的详细描述中，参考附图，这些附图构成本发明的一部分，并且以可以实践本发明的示意性特定实施方式的方式示出。可以理解的是，在不背离本发明的范围的前提下，可以利用其它的实施方式，以及可以进行结构或其他的改变。因此，下面的详细描述不能认为是限制性意义，并且本发明的范围由所附权利要求限定。图1示出包括总线的示例性电子/电气系统1的示意性表示，在该系统中，可以采用根据本发明实施方式的用于传输数据（特别是错误数据）的方法。如图1中所示，系统1包括多个模块/组件/元件1a、1b、1c、1d，其通过各条总线2a、2b、2c、2d连接成链状结构。组件1a、1b、1c、1d例如可以是或包括诸如集成电路1a、1b、1c、1d（例如，各个ASCIS（ASCI=特定用途集成电路））的半导体组件、微处理器、微控制器等或任何其他类型的集成电路或包括集成电路的组件。具体地，组件可以是或包括各个BALLASCIS（BALL=锂离子电池的电池管理）1a、1b、1c、1d等。可选择地，系统1例如可以是单个集成电路芯片，包括设置在一个相同的集成电路芯片1中的各种子组件1a、1b、1c、1d，，单个集成电路芯片1的各种子组件/元件1a、1b、1c、1d通过各种芯片内部总线2a、2b、2c、2d连接成链状结构。优选地，系统1包括经由上述总线2a、2b、2c、2d连接成上述链状结构的相对大数量的模块/组件/元件1a、1b、1c、1d，例如，两个以上，特别地，多于五个或十个或二十个单独的模块/组件/元件1a、1b、1c、1d， 例如多于五个或十个或二十个单独的集成电路（或单个集成电路的子组件）。如图1所示，每条总线2a、2b、2c、2d例如可包括可以以差分形式传输数据所经由的两条独立的传输线12a，12b。可选择地，每条总线例如可以仅包括一条单个传输线，或两条以上，例如，三条以上传输线。例如，总线2a、2b、2c、2d可以是相应的IBCB总线（IBCB=块间通信总线）或任何其他类型的总线（例如，相应的CAN总线（CAN=控制器区域网络）、LIN总线（LIN=本地互连网络）或类似的总线等。上述系统1例如可用在交通工具（例如，汽车、飞机、直升机、摩托车等，特别地可用于包括电动发动机（和/或内燃机）的汽车）中。例如，系统1可用于控制电池（例如，设置在电动车辆中的电池或设置在上述提及的交通工具中的任一种中的电池）。在电池中，多个电池单元（例如，相应的锂离子电池单元或任何其他类型的电池单元）可以串联连接。电池单元（cell）的串联连接可使得电池能够提供的总电压高于十伏，优选地，高于一百，二百或五百伏。系统1的上述模块/组件/元件1a、1b、1c、1d中的每一个（例如，上述集成电路/ASICS1a、1b、1c、1d中的每一个）可用于监控和/或控制不同的上述电池单元、和/或电池单元/电池模块的不同块，电池单元/电池模块的各个块包括多个电池单元中几个不同的电池单元。例如，上述集成电路1a、1b、1c、1d的第一个集成电路/ASIC1a可用于监视和/或控制第一电池单元和/或第一电池模块。上述集成电路1a、1b、1c、1d的第二个集成电路/ASIC1b可用于监视和/或控制第二电池单元和/或第二电池模块。上述集成电路1a、1b、1c、1d的第三个集成电路/ASIC1c可用于监视和/或控制第三电池单元和/或第三电池模块。上述集 成电路1a、1b、1c、1d的第四个集成电路/ASIC1d可用于监视和/或控制第四电池单元和/或第四电池模块等。因此，例如，与相应的集成电路1a、1b、1c、1d相关联的各个电池单元/电池单元块中所装载的电荷可以由相应的集成电路1a、1b、1c、1d进行检测。可替换地或除此之外，借助于各个集成电路1a、1b、1c、1d，可以控制对所检测到的装载于各个电池/电池块中的电荷作出的适当反应。例如，通过使用各个集成电路1a、1b、1c、1d，能够使单个关联的电池和/或关联的电池块进行放电（被动平衡）。进一步，通过使用各个集成电路1a、1b、1c、1d，能够在单个电池和/或各个电池块之间传输电荷（主动平衡）。例如，上述总线2a、2b、2c、2d可以用于将与所检测到的装载在与集成电路1a、1b、1c、1d中相应一个相关联的相应电池/电池块中的电荷相关的数据或任何其他类型的数据，从相应的集成电路1a、1b、1c、1d传输至中央微处理器或微控制器100，例如，相应的电池管理监管控制器和/或上述集成电路1a、1b、1c、1d中的其他一个，和/或反之亦然（例如，从中央微处理器或微控制器/电池管理监管控制器100传输至上述集成电路1a、1b、1c、1d）。上述中央微处理器或微控制器100/电池管理监管控制器例如可以与上述集成电路1a、1b、1c、1d的链中第一个集成电路1a（例如，相应的“主节点”电路1a）相连接。中央微处理器或微控制器100与“主节点”电路1a之间的连接例如可以经由SPI（SPI=串行外设接口）或任何其他合适的连接来实现。反过来，上述中央微处理器或微控制器100/电池管理监管控制器例如可以经由相应的CAN总线（CAN=控制器区域网络）或任何其他合适的连接与交通工具的主控制设备相连。系统1的上述模块/组件/元件1a、1b、1c、1d中的每一个（例如，上述集成电路/ASICS1a、1b、1c、1d中的每一个）可包括第一接口，例如，低侧接口（LS接口）11a；第二接口，例如，高侧接口（HS接口）11b； 以及可选地，连接于LS接口11a和HS接口11b之间的电平移动器13a、13b、13c、13d。每个电平移动器13a、13b、13c、13d可与各个集成电路/ASICS1a、1b、1c、1d的各自的附加逻辑电路相连。因此，各个数据信号例如可经由总线2a从集成电路/ASIC1a（即，“主节点”电路1a（特别是，其相应的高侧接口（HS接口）11b））传输至集成电路/ASIC1b（特别是，其相应的低侧接口（LS接口））。通过集成电路/ASIC1b的电平移动器13b，所接收到的数据信号从ASIC1a的电压域移动到ASIC1b的电压域。接着，经电压移动的所接收的数据信号例如可经由总线2b从集成电路/ASIC1b（特别是，其相应的高侧接口（HS接口））传输至集成电路/ASIC1c（特别是，其相应的低侧接口（LS接口））。之后，通过集成电路/ASIC1c的电平移动器13c，所接收到的数据信号从ASIC1b的电压域移动到ASIC1c的电压域。然后，经电压移动的所接收的数据信号例如可经由总线2c从集成电路/ASIC1c（特别是，其相应的高侧接口（HS接口））传输至集成电路/ASIC1d（特别是，其相应的低侧接口（LS接口））。通过集成电路/ASIC1d的电平移动器13d，所接收到的数据信号从ASIC1c的电压域移动到ASIC1d的电压域，然后再经由总线2d从集成电路/ASIC1d（特别是，其相应的高侧接口（HS接口））传输至链中的下一个ASIC，等等，直到该数据信号由链中最后一个ASIC1e（“最后节点”电路1e）接收到。各个集成电路/ASICS1a、1b、1c、1d（特别是，上述电平移动器中的每一个）例如可将数据信号的电平移动相对高的电压量，例如，1V到200V之间，特别是，5V到100V之间，或10V和80V，例如，高达60V。总线2a、2b、2c、2d则可视作通常形成总线系统，其中独立的总线2a、2b、2c、2d彼此电（galvanically）解耦。另外，在一些实施方式中，电容器的串联连接可中断由上述总线2a、2b、2c、2d中相应一个所提供的上述两个不同的集成电路/ASIC的相应 HS接口和LS接口之间的电连接（例如，由总线2a所提供的集成电路/ASIC1a的HS接口11b与集成电路/ASIC1b的LS接口之间的电连接，等）。根据本发明的实施方式，一种用于在包括上述模块/组件/元件/集成电路1a、1b、1c、1d的链的上述系统1中传输错误数据的方法可以以几个连续的阶段发生。如下面将进一步详细描述的，在第一阶段，如图2中示意性示出的，可以获得关于系统1中发生的错误类型的信息。之后，还如下面将进一步详细描述的，在第二阶段，如图3中示意性示出的，可以获得关于错误是在图1所示的系统1中的何处（具体地，在系统1中的哪个模块/部件/元件/集成电路1a、1b、1c、1d）发生的信息，等等。上述传输错误数据的方法（特别是，例如，上述的第一阶段和/或第二阶段）例如可由中央微处理器或微控制器100/电池管理监管控制器、或例如通过上述链中的上述第一模块/部件/元件/集成电路1a（例如，“主节点”电路1a）（或例如通过上述模块/部件/元件/集成电路1a、1b、1c、1d中的任何其他一个）、或例如通过交通工具的上述主控制设备或任何其他合适的设备触发。例如，在第一阶段的第一步骤中，可从上述链中的上述第一模块/部件/元件/集成电路1a（即，“主节点”电路1a）向链中的其他模块/部件/元件/集成电路1b、1c、1d、1e发送相应的广播请求。该广播请求例如可以是包括特定的预定的位序列的数据信号，例如，经由从一个电路到另一个电路的上述总线2a、2b、2c、2d从上述链中的上述“主节点”电路1a连续地传输至上述链中的最后电路1e（即，上述“最后节点”电路1e）的逻辑“1”和逻辑“0”的特殊的预定组合。因此，广播请求数据信号例如可以首先经由总线2a从集成电路/ASIC1a（即，“主节点”电路1a（特别是，其相应的高侧接口（HS接口）11b））传输至集成电路/ASIC1b（特别是，其相应的低侧接口（LS接口）11a）。 通过集成电路/ASIC1b的电平移动器13b，所接收到的广播请求数据信号从ASIC1a的电压域移动到ASIC1b的电压域。接着，经电平移动的所接收的广播请求数据信号例如可经由总线2b从集成电路/ASIC1b（特别是，其相应的高侧接口（HS接口））传输至集成电路/ASIC1c（特别是，其相应的低侧接口（LS接口））。之后，通过集成电路/ASIC1c的电平移动器13c，所接收到的广播请求数据信号从ASIC1b的电压域移动到ASIC1c的电压域。然后，经电平移动的所接收的广播请求数据信号例如可经由总线2c从集成电路/ASIC1c（特别是，其相应的高侧接口（HS接口））传输至集成电路/ASIC1d（特别是，其相应的低侧接口（LS接口））。通过集成电路/ASIC1d的电平移动器13d，所接收到的广播请求数据信号从ASIC1c的电压域移动到ASIC1d的电压域，然后再经由总线2d从集成电路/ASIC1d（特别是，其相应的高侧接口（HS接口））传输至链中的下一个ASIC，等等，直到该广播请求数据信号由链中最后一个ASIC1e（“最后节点”电路1e）接收到。响应于接收广播请求数据信号，链中最后一个ASIC1e（“最后节点”电路1e）产生相应的响应数据帧。该响应数据帧可包括预定数目的位。从而，位的预定数目例如可以对应于被确定为与即时错误传输方法相关的错误类型的数量，换句话说，可对应于预先定义的错误类型的数量。例如，如果有四种预先定义的、被确定为与即时方法相关的错误类型，例如，“空载”，“短路故障”，“电荷平衡”，“温度”，则相应的数据帧例如可包括四个位。可替换地，如果预先定义了较小数量的错误类型，例如，仅仅三种（或，例如仅仅两种）错误类型（例如，“短路故障”，“电荷平衡”和“温度”（或者，例如，只有“电荷平衡”和“温度”）），则该响应数据帧可包括较少位，例如，仅仅三个（或者，例如，仅仅两个）位。可替换地，如果预先定义了较大数量的错误类型，例如，五种（或，例如六种以上）错误类型，则该响应数据帧可包括更多位，例如，五个（或者，例如六个以上）位。上述响应数据帧中的每个位的位置可被分配到上述预先定义的错误类型中的特定一个。例如，响应数据帧中的第一个位可被分配到错误类型“空载”，响应数据帧中的第二个位可被分配到错误类型“短路故障”，响应数据帧中的第三个位可被分配到错误类型“电荷平衡”，响应数据帧中的第四个位可被分配到错误类型“温度”等。如果相应的错误在链中的最后一个ASICle（“最后节点”电路1e）中被检测到或发生，则ASICle可将响应数据帧中的相应的位设定为预先定义的值，例如，设定为逻辑“1”（或者，可选择地，设定为逻辑“0”）（否则，将相应的位设定为与上述预先定义的值相反，例如，设定为逻辑“0”（或者，可选择地，设定为逻辑“1”））。例如，如果在链中的最后一个ASICle（“最后节点”电路1e）中检测到或发生错误类型“空载”，则ASICle可将响应数据帧中的第一个位设定为逻辑“1”。然而，如果在链中的最后一个ASICle（“最后节点”电路1e）中没检测到或没发生错误类型“空载”，则ASICle可将响应数据帧中的第一个位设定为逻辑“0”。相应地，如果在链中的最后一个ASICle（“最后节点”电路1e）中检测到或发生错误类型“短路故障”，则ASICle可将响应数据帧中的第二个位设定为逻辑“1”。然而，如果在链中的最后一个ASICle（“最后节点”电路1e）中没检测到或没发生错误类型“短路故障”，则ASICle可将响应数据帧中的第二个位设定为逻辑“0”。进一步，相应地，如果在链中的最后一个ASICle（“最后节点”电路1e）中检测到或发生错误类型“电荷平衡”，则ASICle可将响应数据帧中的第三个位设定为逻辑“1”。然而，如果在链中的最后一个ASICle（“最后节点”电路1e）中没检测到或没发生错误类型“电荷平衡”，则ASICle可将响应数据帧中的第三个位设定为逻辑“0”。最后，如果在链中的最后一个ASICle（“最后节点”电路1e）中检测到或发生错误类型“温度”，则ASICle可将响应数据帧中的第四个位设定为逻辑“1”。然而，如果在链中的最后一个ASICle（“最后节点”电路1e）中没检测到或没发生错误类型“温度”，则ASICle可将响应数据帧中的第四个位设定为逻辑“0”。然而，将各个响应数据帧经由总线2d从ASICle（即，“最后节点”电路1e（特别是，其相应的低侧接口（LS接口）））传输至链中在前的集成电路/ASIC1d（特别是，其相应的高侧接口（HS接口））。例如，如果在链中的最后一个ASICle中没有检测到/发生上述错误的任何一个，如图2中所示，则发送到链中在前的ASIC1d的响应数据包括四个逻辑“0”，其经由总线2d从ASIC1e连续地传输至ASIC1d。在ASIC1d中，将从ASIC1e接收到的响应数据（特别是，从ASIC1e接收到的关于在ASIC1e中是否检测到/发生各个错误的信息）与关于在ASIC1d中是否检测到/发生的各个错误的信息相结合。从而，可应用相应的“OR（或）”运算。例如，如果在ASICld中检测到或发生错误类型“空载”，或者如果从ASIC1e接收到的响应数据帧中的第一个位是逻辑“1”（因为在ASICle中检测到或发生错误类型“空载”），则ASICld则选择以下（修正）值作为（修正）响应数据帧的第一个位的值：逻辑“1”。相反地，如果在ASICld中没检测到或没发生错误类型“空载”，并且如果从ASIC1e接收到的响应数据帧中的第一个位是逻辑“0”（因为在ASICle中没检测到或没发生”错误类型“空载”），则ASICld选择以下值作为响应数据帧的第一个位的值：逻辑“0”。相应地，如果在ASICld中检测到或发生错误类型“短路故障”，或者如果从ASIC1e接收到的响应数据帧中的第二个位是逻辑“1”（因为在ASICle中检测到或发生错误类型“短路故障”），则ASICld选择以下（修正）值作为（修正）响应数据帧的第二个位的值：逻辑“1”。否则，即，如果在ASICld中没检测到或没发生错误类型“短路故障”，以及如果从ASIC1e接收到的响应数据帧中的第二个位是逻辑“0”（因为在ASICle中没检测到或没发生错误类型“短路故障”），则ASICld选择以下值作为响应数据帧的第二个位的值：逻辑“0”。进一步，如果在ASICld中检测到或发生错误类型“电荷平衡”，或者如果从ASIC1e接收到的响应数据帧中的第三个位是逻辑“1”（因为在ASICle中检测到或发生错误类型“电荷平衡”），则ASICld选择以下（修正）值作为（修正）响应数据帧的第三个位的值：逻辑“1”。否则，即，如果在ASICld中没检测到或没发生错误类型“电荷平衡”，以及如果从ASIC1e接收到的响应数据帧中的第三个位是逻辑“0”（因为在ASICle中没检测到或没发生错误类型“电荷平衡”），则ASICld选择以下值作为响应数据帧的第三个位的值：逻辑“0”。最后，如果在ASICld中检测到或发生错误类型“温度”，或者如果从ASIC1e接收到的响应数据帧中的第四个位是逻辑“1”（因为在ASICle中检测到或发生错误类型“温度”），则ASICld选择以下（修正）值作为（修正）响应数据帧的第四个位的值：逻辑“1”。否则，即，如果在ASICld中没检测到或没发生错误类型“温度”，以及如果从ASIC1e接收到的响应数据帧中的第四个位是逻辑“0”（因为在ASICle中没检测到或没发生错误类型“温度”），则ASICld选择以下值作为响应数据帧的第四个位的值：逻辑“0”。然后，相应的（经电平移动的以及在上述所解释的情况下修正的）响应数据可经由总线2c从ASIC1d（特别是，其相应的低侧接口（LS接口））传输至链中的下一个在前集成电路/ASIC1c（特别是，其相应的高侧接口（HS接口））。例如，如果在链中的最后一个ASICle中以及在前的ASIC1d中未检测到/未发生上述错误中的任一个，如图2中所示，则发送到链中下一个在前ASIC1c的响应数据再次包括四个逻辑“0”，其经由总线2c从ASIC1d连续地传输至ASIC1c。在ASIC1c中，与上述所解释的相应地类似，从ASIC1d接收到的（修正的）响应数据（特别是，从ASIC1d接收到的与在ASIC1d或ASIC1e中是否检测到/发生的相应的错误有关的信息）与关于在ASIC1c中是否检 测到/发生相应的错误的信息相结合。从而，再次应用相应的“OR（或）”运算。例如，如果在ASIClc中检测到或发生错误类型“空载”，或者如果从ASIC1d接收到的响应数据帧中的第一个位是逻辑“1”，则ASIClc选择以下（修正）值作为（修正）响应数据帧的第一个位的值：逻辑“1”。相反地，即，如果在ASIClc中未检测到或没发生错误类型“空载”，以及如果从ASIC1d接收到的响应数据帧中的第一个位是逻辑“0”，则ASIClc则选择以下值作为响应数据帧的第一个位的值：逻辑“0”。相应地，如果在ASIClc中检测到或发生错误类型“短路故障”，或者如果从ASIC1d接收到的响应数据帧中的第二个位是逻辑“1”，则ASIClc则选择以下（修正）值作为（修正）响应数据帧的第二个位的值：逻辑“1”。否则，即，如果在ASIClc中未被检测到或没发生错误类型“短路故障”，以及如果从ASIC1d接收到的响应数据帧中的第二个位是逻辑“0”，则ASIClc选择以下值作为响应数据帧的第二个位的值：逻辑“0”。进一步，如果在ASIClc中检测到或发生错误类型“电荷平衡”，或者如果从ASIC1d接收到的响应数据帧中的第三个位是逻辑“1”，则ASIClc选择以下（修正）值作为（修正）响应数据帧的第三个位的值：逻辑“1”。否则，即，如果在ASIClc中未检测到或没发生错误类型“电荷平衡”，以及如果从ASIC1d接收到的响应数据帧中的第三个位是逻辑“0”，则ASIClc选择以下值作为响应数据帧的第三个位的值：逻辑“0”。最后，如果在ASIClc中检测到或发生错误类型“温度”，或者如果从ASIC1d接收到的响应数据帧中的第四个位是逻辑“1”，则ASIClc选择以下（修正）值作为（修正）响应数据帧的第四个位的值：逻辑“1”。否则，即，如果在ASIC1c中没检测到或没发生错误类型“温度”，以及如果从ASIC1d接收到的响应数据帧中的第四个位是逻辑“0”，则ASIClc选择以下值作为响应数据帧的第四个位的值：逻辑“0”。然后，相应的（电平移动的以及在上述所解释的情况下修正的）响应数据可经由总线2b从ASIC1c（特别是，其相应的低侧接口（LS接口））传输至链中下一个在前集成电路/ASIC1b（特别是，其相应的高侧接口（HS接口））。例如，如果在ASIClc中检测到或发生错误类型“短路故障”，但是在ASIClc或ASIC1d、1e的任何一个中没有检测到或发生其他类型的错误，如图2中所示，则发送到链中下一个在前ASIC1b中的（修正的）响应数据连续地包括逻辑“0”、逻辑“1”（表示所检测到的“短路故障”）以及另外两个逻辑“0”，这些逻辑“0”和逻辑“1”经由总线2b从ASIC1c传输到ASIC1b。在ASIC1b中，与上述所解释的相应地类似，从ASIC1c接收到的（修正的）响应数据（特别是，从ASIC1c接收到的关于在ASIC1e或ASIC1d或ASIC1c中是否检测到/发生相应的错误的信息）与关于在ASIC1b中是否检测到/发生相应的错误的信息相结合。从而，又可应用上面所解释的“OR”运算。相应的（电平移动的以及在上述所解释的情况下修正的）响应数据则可经由相应的总线从ASIC1b（特别是，其相应的低侧接口（LS接口））传输至链中下一个在前集成电路/ASIC传输，以同样的方式继续，直到最后在链中的第一个ASIC1a（即，上述“主节点”电路1a（特别是，其相应的高侧接口（HS接口））中接收到响应数据。因此，由链的第一个ASIC1a（即，上述“主节点”电路1a）所接收到的响应数据包括关于在系统1中发生的错误类型的信息。该信息例如可由中央微处理器或微控制器100/电池管理监管控制器（例如，经由（SPI=串行外设接口），或任何其他合适的连接）或者例如通过上述交通工具的主控制设备，或者如果适当的话，任何其他合适的设备，进行存取。之后，如上面已经提及的，在第二阶段，如图3中示意性示出的，可以获得在图1所示的系统1中的何处（特别是，在系统1中的哪个模块/部件/元件/集成电路1a、1b、1c、1d中）发生错误的信息。为此，可将“故障节点查询”广播请求从上述链中的第一模块/部件/元件/集成电路1a（即，“主节点”电路1a）发送至链中的其他模块/部件/元件/集成电路1b、1c、1d、1e。该“故障节点查询”广播请求例如可以是数据信号，该数据信号包括特定的预定的位序列（例如，其不同于上述第一阶段的广播请求中使用的位），例如，经由从一个电路到另一个电路的上述总线2a、2b、2c、2d从上述“主节点”电路1a连续地传输至上述链中的上述最后一个电路1e（即，上述“最后节点”电路1e）的逻辑“1”和逻辑“0”的特殊的预定组合。响应于接收“故障节点查询”广播请求数据信号，链中最后一个电路1e（“最后节点”电路1e）产生相应的响应数据帧。该“故障节点查询”响应数据帧例如可包括预定数量的位，或者，优选地，可包括可变数量的位，例如，取决于上述链中的电路1a、1b、1c、1d、1e的数量（其中链中的电路1a、1b、1c、1d、1e的数量由“最后节点”电路1e获知）。例如，“故障节点查询”响应数据帧中的位的数量可以与链中的电路1a、1b、1c、1d、1e的这个（已知的）数量相同（或者大于这个数量）。上述“故障节点查询”响应数据帧中的每个位的位置可被分配到/关联于链中上述电路中特定的一个电路。例如，如图3中所示，“故障节点查询”响应数据帧中的第一个位可被分配到/关联于电路1b，“故障节点查询”响应数据帧中的第二个位可被分配到/关联于电路1c，“故障节点查询”响应数据帧中的第三个位可被分配到/关联于电路1d，“故障节点查询”响应数据帧中的第四个位可被分配到/关联于电路1e/等。如果在链中的最后一个电路/ASIC1e（“最后节点”电路1e）中检测到/发生上述错误中的任何一个，则最后一个ASIC1e可将“故障节点查询”响应数据帧中关联于其的相应位设定为预先定义的值，例如，设定为逻辑 “1”（或者，可选择地，设定为逻辑“0”），并且可将相应不关联位（例如，第一个位、第二个位、第三个位等）设定为与上述预先定义的值相反的值，例如，设定为逻辑“0”（或者，可选择地，设定为逻辑“1”）。例如，如图3中所示，如果在链中的最后一个ASIC1e（“最后节点”电路1e）中检测到/发生错误类型“空载”或任何其他上述错误，则ASIC1e将“故障节点查询”响应数据帧中关联于其的第四个位设定为逻辑“1”，并且可将各个不相关联的位（例如，第一个位、第二个位、第三个位等）设定为与上述预先定义的值相反的值，例如，设定为逻辑“0”。然而，如果在链中的最后一个ASIC1e（“最后节点”电路1e）中没检测到/没发生上面所描述的错误，则ASIC1e将响应数据帧中的关联于其的第四个位以及不相关联的位（例如，第一个位、第二个位、第三个位等）设定为逻辑“0”。然后，相应的“故障节点查询”响应数据经由总线2d从ASIC1e（即“最后节点”电路1e（特别是，其相应的低侧接口（LS接口）））传输到链中在前集成电路/ASIC1d（特别是，其相应的高侧接口（HS接口））。在ASIC1d中，从ASIC1e接收的“故障节点查询”响应数据与来自ASIC1d的各个信息组合。如果在ASIC1d中检测到/发生任一上面所述的错误，则ASIC1d将“故障节点查询”响应数据帧中关联于其的相应位（例如，第三个位）设定为预先定义的值，例如，设定为逻辑“1”（或者，可选择地，设定为逻辑“0”），反之亦然，即，如果在ASIC1d中没检测到/没发生上面所述的所有错误，则ASIC1d将关联于其的相应位（例如，第三个位）设定为与上述预先定义的值相反的值，例如，设定为逻辑“0”（或者，可选择地，设定为逻辑“1”）。关于其他不相关联的位（例如，第一个位、第二个位、第四个位等），保持从ASIC1e接收到的“故障节点查询”响应数据中的值。例如，如图3中所示，如果在ASIC1d中没检测到/没发生上面所描述的所有错误，则ASIC1d将“故障节点查询”响应数据帧中关联于其的第三个位设定为逻辑“0”。进一步地，根据从ASIC1e接收的“故障节点查询”响应数据，ASIC1d可将相应的不相关联的第四个位设定为逻辑“1”，并且可将各个不相关联的第一个位和第二个位等设定为逻辑“0”。然后，相应的（电平移动的以及在上述所解释的情况下修正的）“故障节点查询”响应数据可经由总线2c从ASIC1d（特别是，其相应的低侧接口（LS接口））传输至链中下一个在前的集成电路/ASIC1c（特别是，其相应的高侧接口（HS接口））。在ASIC1c中，与上述解释的相应地类似，从ASIC1d接收到的（修正的）“故障节点查询”响应数据与来自ASIC1c的相应信息组合。如果在ASIC1c中检测到/发生任一上述所描述的错误，则ASIC1c将“故障节点查询”响应数据帧中关联于其的相应位（例如，第二个位）设定为预先定义的值，例如，设定为逻辑“1”（或者，可选择地，设定为逻辑“0”），反之亦然，即，如果在ASIC1c中没检测到/没发生上面所描述的所有错误，则ASIC1c将关联于其的相应位（例如，第二个位）设定为与上述预先定义的值相反的值，例如，逻辑“0”（或者，可选择地，设定为逻辑“1”）。关于其他不相关联的位（例如，第一个位、第三个位、第四个位等），保持从ASIC1d接收到的“故障节点查询”响应数据中的值。例如，如图3中所示，如果在ASIC1c中检测到/发生“短路故障”错误，则ASIC1c将“故障节点查询”响应数据帧中关联于其的第二个位设定为逻辑“1”。进一步地，根据从ASIC1d接收到的“故障节点查询”响应数据，ASIC1c可将相应的不相关联的第四个位设定为逻辑“1”，并且可将相应的不相关联的第一个位和第三个位等设定为逻辑“0”。然后，相应的（电平移动以及在上述所解释的情况下修正的）“故障节点查询”响应数据可经由总线2b从ASIC1c（特别是，其相应的低侧接口（LS接口））传输至链中下一个在前集成电路/ASIC1b（特别是，其相应的高侧接口（HS接口））。在ASIC1b中，从ASIC1c接收到的“故障节点查询”响应数据与来自ASIC1b的相应信息组合。如果在ASIC1b中检测到/发生任一以上所描述的错误，则ASIC1b将“故障节点查询”响应数据帧中关联于其的相应位（例如，第一个位）设定为预先定义的值，例如，设定为逻辑“1”（或者，可选择地，设定为逻辑“0”），反之亦然，即，如果在ASIC1b中没检测到/没发生上面所描述的所有错误，则ASIC1b将关联于其的相应位（例如，第一个位）设定为与上述预先定义的值相反的值，例如，逻辑“0”（或者，可选择地，设定为逻辑“1”）。关于其他不相关的位（例如，第二个位、第三个位、第四个位等），保持从ASIC1c接收到的“故障节点查询”响应数据中的值。例如，如图3中所示，如果在ASIC1b中没检测到/没发生上面所描述的所有错误，则ASIC1b将“故障节点查询”响应数据帧中关联于其的第一个位设定为逻辑“0”。进一步地，根据从ASIC1c接收到的“故障节点查询”响应数据帧，ASIC1b可将各个不相关的第二个位和第四个位等设定为逻辑“1”，将各个不相关的第三个位等设定为逻辑“0”。然后相应的（电平移动的以及在上述所解释的情况下修正的）“故障节点查询”响应数据可经由总线2a从ASIC1b（特别是，其相应的低侧接口（LS接口））传输至链中下一个在前的集成电路/ASIC，以同样的方式继续，直到最后在链中第一个ASIC1a（即，上述“主节点”电路1a（特别是，其相应的高侧接口（HS接口）））中接收到“故障节点查询”响应数据。因此，在上述第二阶段中，链中第一个ASIC1a（即，上述“主节点”电路1a）接收到的“故障节点查询”响应数据包括关于在图1中所示的系统1的何处（特别是，在哪个模块/部件/元件/集成电路1a、1b、1c、1d，1e中）发生错误的信息。上述第二阶段中所获得的这种信息（与在上述第一阶段获得的信息相应地类似）例如可通过中央微处理器或微控制器100/电池管理监管控制器（例如，经由（SPI=串行外设接口），或任何其他合适的连接）、或者例如通过上述交通工具的主控制设备、或者如果适当的话，任何其他合适的设备，进行存取。在上述第一阶段获得的信息（即，关于在系统1中发生的错误类型的信息）与在上述第二阶段获得的信息（即，在图1中所示的系统1的何处（具体地，在哪个模块/部件/元件/集成电路1a、1b、1c、1d，1e中）发生错误的信息）可以相组合成矩阵的形式，例如，如图4中所示。之后，可选地，在第三阶段，可以获得与其中检测到错误的模块/部件/元件/集成电路1a、1b、1c、1d，1e中的所检测到的错误有关的附加信息。为此，其中检测到错误的那些模块/部件/元件/集成电路1a、1b、1c、1d、1e的各自的错误诊断寄存器可以被读取。例如，如果在上述第一阶段和第二阶段，检测到“温度”错误发生在例如模块/部件/元件/集成电路1d中，则读取这个模块/部件/元件/集成电路1d的错误诊断寄存器（具体地，相应的温度错误诊断寄存器），在该温度错误诊断寄存器种存储有例如实际测量出的温度或者例如各个测量出的温度的历史等。因此，回到图2至图4中所示的具体的示例，在上述第三阶段，例如，通过读取这些ASIC1c、1e的各自的（短路故障/空载）错误诊断寄存器，可获得关于在ASIC1c中检测到的“短路故障”和/或例如在ASIC1e中检测到的“空载”的附加信息。为此，例如，通过中央微处理器/微控制器100、或者例如由上述链中的上述第一个模块/部件/元件/集成电路1a（例如，“主节点”电路1a）触发，可将相应的诊断寄存器读取请求经由上述总线2a、2b、2c、2d，从上述链中的第一个模块/部件/元件/集成电路1a（即，“主节点”电路1a）传输到相应的ASICS，以及响应于这些请求而从相应的诊断寄存器读出的数据经由这些总线发送到“主节点”电路1a，用于进行进一步的详细的错误分析（例如，通过中央微处理器或微控制器100/电池管理监管控制器执行）。可选择地，在发送这样的诊断寄存器读取请求之前，以及在执行上述详细的错误分析之前，上述链中的所有模块/部件/元件/集成电路的电荷平衡可以中断。为此，例如，通过中央微处理器或微控制器100，或者例如通过上述链中的第一个模块/部件/元件/集成电路1a（例如，“主节点”电路1a）触发，可将相应的负载平衡中断请求从第一个模块/部件/元件/集成电路1a（即，“主节点”电路1a）发送至链中的其他模块/部件/元件/集成电路。在这种情况下，仅仅在中断该负载平衡之后，才能执行上述详细的错误分析（例如，通过发送上述诊断寄存器读取请求）。尽管本文中已经示出并描述了具体的实施方式，但是，所属技术领域的普通技术人员能够理解到，在不背离本发明的范围的前提下，各种替换和/或等同实施方式可以代替所示出和所描述的特定实施方式。本申请意在涵盖本文所讨论的特定实施方式的任何修改和变化。因此，意旨本发明仅由权利要求和其等同物限定。