一种接口信息处理装置制造方法
【专利摘要】本发明属于有线数字通信系统，具体涉及一种接口信息处理装置，目的在于将各类导航设备产生的信息进行采集处理后，通过网络系统提供给各信息显示与控制台实现船舶导航信息显示和船舶操控，网络系统为通过网线相互连接的两台以太网交换机。本发明具有八个串行接口和一个CAN接口用于接收导航设备信号，并将接收的导航设备信号以原导航设备信号通信协议格式转换为以太网信号后送入以太网交换机，本发明和两台以太网交换机通过互为主备的网线分别连接，具有断缆保护功能，出现断缆或主缆所连接的以太网交换机故障时，能迅速将业务切换到备缆。
【专利说明】一种接口信息处理装置【技术领域】
[0001 ] 本发明属于有线数字通信系统，具体涉及一种接口信息处理装置。
【背景技术】
[0002]目前国外有些高端产品已通过船用IP网络实现综合船桥的各类设备互连以及信息的共享与无缝集成，而国内的综合船桥系统产品还处于发展的初步阶段，大多数设备及功能具有相对独立性，缺乏一体化的网络信息传输及共享平台，综合程度不高。
【发明内容】
[0003]本发明的目的在于克服上述不足，提供一种接口信息处理装置，以综合程度较高地实现一体化网络信息传输及信息共享。
[0004]为实现上述技术目的，本发明提供的方案是:一种接口信息处理装置，包括CPU模块、节点号设置模块、串口扩展模块、P个串行接口模块、CPLD模块、CAN接口模块和继电器模块，其中I < P < 16，P为自然数，CPU模块的内部地址总线、内部数据总线的信号分别通过总线缓冲器驱动后送给地址、数据总线，CPU模块通过地址、数据、控制总线联接串口扩展模块，CPU模块通过控制总线和数据总线分别联接节点号设置模块和P个串行接口模块，CPU模块的控制总线和地址总线连入CPLD模块后，由CPLD模块处理得到的新控制信号，再和数据总线一起连接CAN接口模块，CPU模块通过继电器模块后联接两个以太网接口，串口扩展模块与P个串行接口模块 电信号连接。
[0005]而且，所述节点号设置模块包括Q路拨号开关和缓冲器芯片，其中1<Q<8，QS自然数，各路拨号开关一端接地，另一端分别串接上拉电阻后联接缓冲器芯片的数据输入端，Q路拨号开关中每一路单独设置通断状态，缓冲器芯片的数据输出端通过数据总线联接(PU模块。
[0006]而且，所述串口扩展模块均包括R片独立的通用异步串行通信芯片，每片芯片可支持X路独立的串行通讯，其中X=I或2或4或8，R=2P/X，其中R、P均为自然数，芯片的每路传输和接收单元都具有独立的串并转换和并串转换。
[0007]而且，所述串行接口模块是RS232接口模块，该RS232接口模块包括一片独立的可支持两路串口的RS232电平转换芯片、八路拨号开关和缓冲器芯片，八路拨号开关中的各路开关一端接地，另一端分别串接上拉电阻后联接缓冲器芯片数据输入端，八路拨号开关中每一路单独设置通断状态，缓冲器芯片的八路数据输出端分别通过数据总线联接CPU模块，CPU模块通过控制总线与缓冲器芯片使能端联接。
[0008]而且，所述串行接口模块是RS422/485接口模块，该RS422/485接口模块包括两片可支持一路串口的RS422/485电平转换芯片、八路拨号开关和缓冲器芯片，八路拨号开关中的各路开关一端接地，另一端分别串接上拉电阻后连接缓冲器芯片数据输入端，八路拨号开关中每一路单独设置通断状态，缓冲器芯片的八路数据输出端分别通过数据总线联接CPU模块，CPU模块通过控制总线与缓冲器芯片使能端联接。[0009]而且，所述继电器模块包括信号驱动电路、光耦驱动电路和两个双刀双掷继电器，CPU模块输出的以太网切换控制信号联接信号驱动电路的两个输入端，通过信号驱动电路驱动后的两个输出端分别联接光耦驱动电路的输入端，经光耦驱动电路驱动后的两个输出端分别联接两个继电器的线圈控制正端，两个继电器的线圈控制负端分别接地。
[0010]而且，所述CPU模块包括CPU芯片、复位电路、内存电路、程序存储电路、时钟电路、以太网电路和总线缓冲器，CPU芯片分别与时钟电路、复位电路电信号联接，CPU芯片通过控制总线、内部地址总线和内部数据总线与内存电路、程序存储电路和总线缓冲器电信号连接，CPU芯片与以太网电路电信号联接后，提供一个内部100M以太网接口与所述继电器模块连接；所述CAN接口模块由一片支持一路CAN接口的CAN控制器芯片和支持一路CAN接口的驱动收发器组成。
[0011]而且，所述CPU芯片为地址、数据总线非复用芯片，所述CAN控制器芯片为地址、数据总线复用芯片。CPU芯片的一次读写时，数据线输出数据，地址线输出地址，而CAN控制器芯片的读写分两次完成，先是在某引脚(地址锁存信号脚)的下降沿采样地址/数据线获取地址，然后在另一引脚(数据使能信号引脚)的下降沿采样地址/数据线获取数据，本发明中用两次CPU芯片的操作来实现CAN控制器芯片的一次读或写操作。将CPU芯片通过驱动后的最低8位数据线分别对应连入CAN控制器芯片的8根地址/数据线。将CPU芯片的读写信号、某片选以及驱动后的某高位地址线连入CPLD模块，经过变换后得到一系列新的信号连入CAN控制器芯片:片选信号、地址锁存信号、数据使能信号及读写信号。
[0012]而且，所述地址、数据总线非复用芯片和所述地址、数据总线复用芯片的配合使用方法为，连续用两次CPU芯片的写操作来实现CAN控制器芯片的一次写操作，连续用一次CPU芯片的写操作与一次CPU芯片的读操作来实现CAN控制器芯片的一次读操作。其中第一次CPU芯片的写操作实现将待操作地址写入CAN控制器芯片中，第二次CPU芯片的写操作实现将数据写入CAN控制器芯片中，第二次CPU芯片的读操作实现将数据从CAN控制器芯片中读出。
[0013]本发明可实现全船有关航行操纵的导航电子信息的采集，并将其转换为以太网信号，以IP数据包形式通过综合船桥网络系统提供给各信息显示与控制台共享。
【专利附图】
【附图说明】
[0014]图1为本发明设备和网络系统连接框图。
[0015]图2为本发明设备模块组成框图。
[0016]图3为本发明设备的CPU模块组成框图。
[0017]图4为本发明设备的节点号设置模块组成框图。
[0018]图5为本发明设备的串行接口模块实施例一组成框图。
[0019]图6为本发明设备的串行接口模块实施例二组成框图。
[0020]图7为本发明设备的CAN接口模块组成框图。
[0021]图8为本发明设备的继电器模块组成框图。
【具体实施方式】
[0022]下面结合附图及实施例对本发明作进一步说明。[0023]本实施例提供一种接口信息处理装置，如图1所示，本接口信息处理装置Jl具有八个串行接口和一个CAN接口，用于接收导航设备信号，并将接收的导航设备信号以原导航设备信号通信协议格式转换为以太网信号后送入以太网交换机SI或S2，本发明的接口信息处理装置Jl和以太网交换机SI通过以太网主缆连接，和以太网交换机S2通过以太网备缆连接，正常情况下接口信息处理装置Jl与以太网交换机SI连接，当以太网主缆断缆或以太网交换机SI故障时，接口信息处理装置Jl通过控制继电器模块动作，与以太网主缆断开，同时与以太网备缆连接，迅速将业务切换到备缆，与以太网交换机S2连接。
[0024]如图2所示，本发明的接口信息处理装置包括CPU模块1、节点号设置模块2、串口扩展模块3、4个串行接口模块4A、4B、4C、4D、CPLD模块5，CAN接口模块6和继电器模块7。
[0025]如图3所示，CPU模块由CPU芯片、复位电路、内存电路、程序存储电路、时钟电路、以太网电路和总线缓冲器组成，CPU芯片与时钟电路、复位电路电信号连接，CPU芯片通过控制总线、内部地址总线、内部数据总线与内存电路、程序存储电路和总线缓冲器电信号连接，CPU芯片与以太网电路电信号连接，提供一个内部100M以太网接口与所述继电器模块连接，以太网电路由以太网芯片和以太网变压器组成。
[0026]CPU模块的内部地址总线、内部数据总线的信号通过总线缓冲器驱动后送给地址、数据总线，CPU模块通过地址、数据、控制总线连接串口扩展模块3，CPU模块通过控制总线和数据总线连接节点号设置模块2、4个串行接口模块4A、4B、4C、4D，CPU模块的控制总线和地址总线连入CPLD模块5，通过CPLD模块处理后得到新的控制信号，再和数据总线一起连接CAN接口模块6。
[0027]CPU芯片选用MPC866，复位电路芯片选用MAX706，内存电路芯片选用2片HY57V561620,以太网芯片选用RTL8201，程序存储电路芯片选用SST39VF040，时钟电路芯片采用10MHZ晶振，总线缓冲器电路芯片选用2片74FCT163245，分别作为内部地址总线和内部数据总线的缓冲器。将CPU芯片的IO端口 PAlO (引脚J17)定义为以太网切换控制信号，CPU芯片通过设置内部寄存器值使该IO端口引脚成为输出端口，提供切换控制信号。
[0028]如图4所示，节点号设置模块由4路拨号开关9-1和缓冲器芯片9-2组成，缓冲器芯片采用74FCT3245，4路拨号开关9-1中的各路开关一端接地，另一端分别串接上拉电阻后连接缓冲器芯片9-2数据输入端，4路拨号开关中每一路单独设置通断状态；缓冲器芯片9-2的4路数据输出端分别通过数据总线连接CPU模块1，CPU模块I提供的第5个片选信号CSn5与缓冲器芯片9-2使能端相连；通过手动设置4路拨号开关每一路的状态，组合成16个数据，形成16个节点号，由CPU模块I读出；节点号与接口信息处理装置的IP地址对应，通过节点号的设置，系统可接入多个接口信息处理装置。
[0029]串口扩展模块由两片独立的通用异步串行通信芯片ST16C554组成，每片芯片可支持4路独立的串行通讯，芯片的每路传输和接收单元都提供了独立的串并转换和并串转换，以实现串行异步数据接收同步，串口扩展模块与4个串行接口模块电信号连接，通过CPU模块的相关操作实现RS232/RS422/485串行数据的接收和发送。
[0030]串行接口模块分为两种类型:RS232接口模块和RS422/485接口模块。如图5所示，RS232接口模块由一片独立的可支持两路串口的RS232电平转换芯片10、8路拨号开关11和缓冲器芯片12组成，其中RS232电平转换芯片10采用MAX3232，缓冲器芯片12采用74FCT3245。8路拨号开关中的各路开关一端接地，另一端分别串接上拉电阻后连接缓冲器芯片数据输入端，8路拨号开关中每一路单独设置通断状态；缓冲器芯片数据的8路输出端分别通过数据总线连接CPU模块，CPU模块通过控制总线与缓冲器芯片使能端相连；通过手动设置8路拨号开关每一路的状态，组合成各种数据，由CPU模块读出，通过自定义几路拨号开关数据的含义，让(PU模块获取串行接口模块的类型以及串口所设置的速率；如图6所示，RS422/485接口模块由两片可支持一路串口的RS422/485电平转换芯片13A、13B、8路拨号开关14和缓冲器芯片15组成，其中RS422/485电平转换芯片采用MAX488，缓冲器芯片采用74FCT3245，8路拨号开关中的各路开关一端接地，另一端分别串接上拉电阻后连接缓冲器芯片数据输入端，8路拨号开关中每一路单独设置通断状态；缓冲器芯片数据的8路输出端分别通过数据总线连接CPU模块，CPU模块通过控制总线与缓冲器芯片使能端相连；通过手动设置8路拨号开关每一路的状态，组合成各种数据，由CPU模块读出，通过自定义几路拨号开关数据的含义，让CPU模块获取串行接口模块的类型以及串口所设置的速率；本发明中定义8位拨号开关数据的含义如下:
【权利要求】
1.一种接口信息处理装置，其特征在于:包括CPU模块、节点号设置模块、串口扩展模块、P个串行接口模块、CPLD模块、CAN接口模块和继电器模块，其中KPS 16，P为自然数，CPU模块的内部地址总线、内部数据总线的信号分别通过总线缓冲器驱动后送给地址、数据总线，CPU模块通过地址、数据、控制总线联接串口扩展模块，CPU模块通过控制总线和数据总线分别联接节点号设置模块和P个串行接口模块，CPU模块的控制总线和地址总线连入CPLD模块后，由CPLD模块处理得到的新控制信号，再和数据总线一起连接CAN接口模块，CPU模块通过继电器模块后联接两个以太网接口，串口扩展模块与P个串行接口模块电信号连接。
2.根据权利要求1所述的一种接口信息处理装置，其特征在于:所述节点号设置模块包括Q路拨号开关和缓冲器芯片，其中I8，Q为自然数，各路拨号开关一端接地，另一端分别串接上拉电阻后联接缓冲器芯片的数据输入端，Q路拨号开关中每一路单独设置通断状态，缓冲器芯片的数据输出端通过数据总线联接CPU模块。
3.根据权利要求1所述的一种接口信息处理装置，其特征在于:所述串口扩展模块均包括R片独立的通用异步串行通信芯片，R为自然数，每片芯片可支持X路独立的串行通讯，其中X=I或2或4或8，芯片的每路传输和接收单元都具有独立的串并转换和并串转换。
4.根据权利要求1所述的一种接口信息处理装置， 其特征在于:所述串行接口模块是RS232接口模块，该RS232接口模块包括一片独立的可支持两路串口的RS232电平转换芯片、八路拨号开关和缓冲器芯片，八路拨号开关中的各路开关一端接地，另一端分别串接上拉电阻后联接缓冲器芯片数据输入端，八路拨号开关中每一路单独设置通断状态，缓冲器芯片的八路数据输出端分别通过数据总线联接CPU模块，CPU模块通过控制总线与缓冲器芯片使能端联接。
5.根据权利要求1所述的一种接口信息处理装置，其特征在于:所述串行接口模块是RS422/485接口模块，该RS422/485接口模块包括两片可支持一路串口的RS422/485电平转换芯片、八路拨号开关和缓冲器芯片，八路拨号开关中的各路开关一端接地，另一端分别串接上拉电阻后连接缓冲器芯片数据输入端，八路拨号开关中每一路单独设置通断状态，缓冲器芯片的八路数据输出端分别通过数据总线联接CPU模块，CPU模块通过控制总线与缓冲器芯片使能端联接。
6.根据权利要求1所述的一种接口信息处理装置，其特征在于:所述继电器模块包括信号驱动电路、光耦驱动电路和两个双刀双掷继电器，CPU模块输出的以太网切换控制信号联接信号驱动电路的两个输入端，通过信号驱动电路驱动后的两个输出端分别联接光耦驱动电路的输入端，经光耦驱动电路驱动后的两个输出端分别联接两个继电器的线圈控制正端，两个继电器的线圈控制负端分别接地。
7.根据权利要求1所述的一种接口信息处理装置，其特征在于:所述CPU模块包括CPU芯片、复位电路、内存电路、程序存储电路、时钟电路、以太网电路和总线缓冲器，CPU芯片分别与时钟电路、复位电路电信号联接，CPU芯片通过控制总线、内部地址总线和内部数据总线与内存电路、程序存储电路和总线缓冲器电信号连接，CPU芯片与以太网电路电信号联接后，提供一个内部IOOM以太网接口与所述继电器模块连接；所述CAN接口模块由一片支持一路CAN接口的CAN控制器芯片和支持一路CAN接口的驱动收发器组成。
8.根据权利要求7所述的一种接口信息处理装置，其特征在于:所述CPU芯片为地址、数据总线非复用芯片，所述CAN控制器芯片为地址、数据总线复用芯片。
9.根据权利要求8所述的一种接口信息处理装置，其特征在于:所述地址、数据总线非复用芯片和所述地址、数据总线复用芯片的配合使用方法为，连续用两次CPU芯片的写操作来实现CAN控制器芯片的一次写操作，连续用一次CPU芯片的写操作与一次CPU芯片的读操作来实现CAN控制器芯片的一次读操作。
【文档编号】H04L29/10GK103561118SQ201310528314
【公开日】2014年2月5日 申请日期:2013年10月31日 优先权日:2013年10月31日
【发明者】邓玉华, 王静琦, 罗帆, 徐翔, 胡锴, 蔡明广, 樊荣, 蔡立安, 郑霞, 李三, 程晓, 张翼, 陈昊, 温照柏, 黄晓晨, 汤灵 申请人:中国船舶重工集团公司第七二二研究所