专利名称：一种mimo-ofdm的无线通信系统的制作方法
技术领域：
本实用新型涉及通信系统领域，更具体的，涉及一种高效MIM0-0FDM的无线通信系统。
背景技术：
伴随着无线数据通信与多媒体应用的不断发展，无线传输系统对传输速率与QoS保证等方面的要求也相应地不断提高。其中作为第四代移动通信中的关键技术，正交频分复用(OFDM)和多入多出(MMO)在新型的物理层传输技术中正越来越受人们的重视。OFDM可以有效地对抗多径时延扩展和消除码间干扰(ISI)，频谱利用率接近Nyquist极限，满足通信中需要物理层数据高速传输的要求，降低误码率。而且MMO能够有效地利用或减轻多径衰落，消除共道干扰，能够在不增加带宽的条件下比SISO成倍地提升信息传输速率。因此在新一代的通信中实现一个具有OFDM和MIMO技术的高效MIM0-0FDM的无线通信系统很有必要。实现OFDM和MIMO技术的难点在于，设计一个合适的发射和检测算法，保持各个子载波满足频率的正交性，避免频率偏差造成子载波间干扰(ICI)和较高的峰值平均功率比(PAPR)造成信号畸变。
发明内容为了克服现有技术的不足，本实用新型提出一种高效MMO-OFDM的无线通信系统，本实用新型具有高传输速率、高频谱利用率、低信道衰落、低误码率、抗干扰能力强等特点。为了实现上述目的，本实用新型的技术方案为:一种MMO-OFDM的无线通信系统，包括MCU、发射机和接收机，MCU控制发射机和接收机；所述发射机包括顺次连接的第一基带数据处理部分和射频发射部分，所述第一基带数据处理部分包括第一模块和第二模块；所述第一模块的输出端分别接第二模块的输入端和射频发射部分的输入端；所述第一模块包括顺次连接的扰码器、信道编码器、交织器、QAM映射器、导频插入器、IFFT变换器以及加窗和前缀生成器；所述第二模块为训练序列生成器；所述射频发射部分包括顺次连接的AD转换器、IQ调制器、增益控制器、高放器和发射器；所述接收机包括射频接收部分和第二基带数据处理部分，所述射频接收部分包括顺次连接的接收器、低噪放器、IQ解调器、DA转换器和AFC时钟恢复；AFC时钟恢复的输出端接IQ解调器另一输入端；所述第二基带数据处理部分包括顺次连接的分组检测器、载波同步器、符号同步器、CP去除器、FFT变换器、信道均衡器、采样频率同步器、剩余相位跟踪器、QAM解映射器、解交织器、信道解码器和解扰码器；其中载波同步器的输出端还接剩余相位跟踪器的输入端，信道均衡器还接QAM解映射器；[0010]所述DA转换器的输出端接分组检测器的输入端。采用第一基带数据处理部分对输入的数据进行处理，继而通过射频发射部分发送无线信号；射频接收部分接收无线信号，并将该无线信号输入到第二基带数据处理部分进行处理。其中第一基带数据处理部分的特点是发射端附加前导信号即长短训练序列，运用加窗加前缀和多种编码技术，使其有高传输效率、高频谱利用率、低信道衰落、低误码率、抗干扰能力强；第二基带数据处理部分的特点是进行多种同步和补偿确保接收到的子载波满足正交性，以及解码时纠正误码，极大地降低了误码率，增强了抗干扰能力。更进一步的，所述发射器为发射天线。更进一步的，所述第一、二基带数据处理部分在FPGA上进行。更进一步的，所述扰码器包括顺次连接的并串转换器和加扰器，用于将输入的并行物理层协议单元数据为串行数据，继而形成串行输出的扰码；所述信道编码器包括1/2码率的卷积码生成器、2/3码率卷积码生成器、3/4码率卷积码生成器，其中1/2码率的卷积码生成器的输出端在MCU的控制下选择连接到2/3码率卷积码生成器、3/4码率卷积码生成器的输入端；所述交织器包括由写地址生成器、模384计数器、第一双口块RAM组成的一级交织器和由读写地址生成器、模24计数器、第二双口块RAM组成的二级交织器，其中一级交织器中写地址生成器和模384计数器为第一双口块RAM的写读地址输入端，第一双口块RAM的输出端连接着二级交织器的第二双口块RAM，二级交织器的第二双口块RAM的读写地址由模24计数器控制的读写地址生成器提供；所述QAM映射器为16QAM调制器；所述导频插入器包括第一扰码器、查找表、模64计数器和第三双口块RAM组成，其中第一扰码器由MCU控制，其输出端控制第三双口块RAM的数据输入端，而第三双口块RAM的读写地址由模64计数器和查找表提供；所述训练序列生成器包括基于IEEE802.11标准的短训练序列生成器和长训练序列生成器，其中短训练序列生成器的输出端和长训练序列生成器的输出端由MCU控制输出。更进一步的，所述分组检测器包括缓存模块、主控制模块、延迟相关能量计算模块、相关窗口能量计算模块和帧搜索模块，其中缓存模块在主控制模块的控制下连接着延迟相关能量计算模块和相关窗口能量计算模块的输入端，且延迟相关能量计算模块和相关窗口能量计算模块的输出端连接着帧搜索模块的输入端，帧搜索模块提供反馈信号给主控制丰旲块;所述载波同步器包括数据分流模块、载波频偏估计模块、数据缓存模块、载波频偏补偿模块和数据联合输出模块，其中数据分流模块的三个输出端分别接载波频偏估计模块、数据缓存模块和载波频偏补偿模块的输入端，载波频偏估计模块的输出端连接着载波频偏补偿模块的另一输入端，且数据缓存模块和载波频偏补偿模块的输出端连接着数据联合输出模块的输入端；所述符号同步器包括顺次连接的量化模块、匹配滤波模块和符号输出模块；所述信道均衡器包括长训练符号提取模块、能量计算模块、信道估算模块、信道补偿模块，其中长训练符号提取模块的输出端分别连接着能量计算模块、信道估算模块和信道补偿模块的输入端，且信道估算模块的输出端连接着信道补偿模块的另一输入端，能量计算模块的能量输出端连接到QAM解映射器的输入端；所述采样频率同步器包括导频提取模块、数据缓存模块、导频相关模块、频偏估计模块、频偏补偿模块和顺序调整模块，其中导频提取模块、数据缓存模块、频偏补偿模块和顺序调整模块顺次连接，所述导频提取模块的导频输出端接导频相关模块，导频相关模块的相关值输出端接频偏估计模块，频偏估计模块的角度输出端与导频缓存的输出端接频偏补偿模块的输入端；所述剩余相位跟踪器包括导频提取模块、数据缓存模块、相位跟踪补偿因子计算模块和剩余相位补偿模块，其中导频提取模块、数据缓存模块和剩余相位补偿模块顺次连接，所述导频提取模块还通过相位跟踪补偿因子计算模块接剩余相位补偿模块；所述QAM解映射器包括顺次连接的判决阈值调整模块、数据缓存模块和16QAM解调模块，其中信道均衡器的能量计算模块的输出端接判决阈值调整模块的输入端，信道均衡器的能量计算模块的输出端与剩余相位跟踪器的输出端接16QAM解调模块的输入端；所述信道解码器采用维特比解码器，包括汉明距离计算模块、ACS模块、最小值选择模块、路径存储模块、幸存RAM和路径回溯模块，其中汉明距离计算模块、ACS模块、最小值选择模块和路径回溯模块顺次连接，ACS模块的输出端接路径存储模块的输入端，路径存储模块接到幸存RAM，路径存储模块接到路径回溯模块。与现有技术相比，本实用新型的具有以下有益效果:本实用新型的无线通信系统是基于802.11，利用OFDM、MM0、多种编解码技术、同步和校正技术搭建而成；在发射机上添加前导信号即长短训练序列，运用加窗加前缀和多种编码技术；且在接收机上进行多种同步和补偿确保接收到的子载波满足正交性，以及解码时纠正误码，极大地降低了误码率，增强了抗干扰能力。具有高传输速率、高频谱利用率、低信道衰落、低误码率、抗干扰能力强等特点。
图1为本实用新型的发射机的结构示意图。图2为本实用新型的接收机的结构示意图。图3为本实用新型的扰码器的结构示意图。图4为本实用新型的信道编码器的结构示意图。图5为本实用新型的交织器的结构示意图。图6为本实用新型的导频插入器的结构示意图。图7为本实用新型的IFFT变换器的结构示意图。图8为本实用新型的训练序列生成器的结构示意图。图9为本实用新型的分组检测器的结构示意图。图10为本实用新型的载波同步器的结构示意图。图11为本实用新型的符号同步器的结构示意图。图12为本实用新型的信道均衡器的结构示意图。图13为本实用新型的采样频率同步器的结构示意图。图14为本实用新型的剩余相位跟踪器的结构示意图。[0043]图15为本实用新型的QAM解映射器的结构示意图。图16为本实用新型的维特比解码器的结构示意图。
具体实施例
以下结合附图对本实用新型做进一步描述，但本实用新型的实施方式并不限于此。OFDM是基于IEEE802.11标准:子载波数量为52，导频数量为4，OFDM符号长度为4us，保护间隔为800ns，子载波间隔为312.5kHz，信号带宽为16.66MHz，信道间隔为20MHz。如图1所示，发射机I包括顺次连接的第一基带数据处理部分和射频发射部分，所述第一基带数据处理部分包括第一模块和第二模块；所述第一模块的输出端分别接第二模块的输入端和射频发射部分的输入端；所述第一模块包括顺次连接的扰码器3、信道编码器4、交织器5、QAM映射器6、导频插入器7、IFFT变换器8以及加窗和前缀生成器9 ;所述第二模块为训练序列生成器10 ；所述射频发射部分包括顺次连接的AD转换器11、IQ调制器12、增益控制器、高放器和发射器；如图2所示，所述接收机包括射频接收部分和第二基带数据处理部分，所述射频接收部分包括顺次连接的接收器、低噪放器、IQ解调器13、DA转换器14和AFC时钟恢复；AFC时钟恢复的输出端接IQ解调器13另一输入端；所述第二基带数据处理部分包括顺次连接的分组检测器15、载波同步器16、符号同步器17、CP去除器18、FFT变换器19、信道均衡器20、采样频率同步器21、剩余相位跟踪器22、QAM解映射器23、解交织器24、信道解码器25和解扰码器26 ;其中载波同步器16的输出端还接剩余相位跟踪器22的输入端，信道均衡器20还接QAM解映射器23 ；所述DA转换器14的输出端接分组检测器15的输入端。本实例中，发射机的操作如下:(101)扰码器3:包括顺次连接的并串转换器111和加扰器112，如图3所示；首先，并串转换器111控制输入的并行物理层数据转换成串行数据，其特点是LSB在前，MSB在后。接着，加扰器112加扰数据生成频率为60MHz的扰码数据。使其具有具有近似白噪声的统计特性。(102)信道编码器4:包括1/2码率的卷积码生成器121、2/3码率卷积码生成器、3/4码率卷积码生成器，其中1/2码率的卷积码生成器121的输出端在MCU的控制下选择连接到2/3码率卷积码生成器、3/4码率卷积码生成器的输入端，如图4所示；(103)交织器5:包括由写地址生成器、模384计数器、第一双口块RAM组成的一级交织器131和由读写地址生成器、模24计数器、第二双口块RAM组成的二级交织器132，其中一级交织器131中写地址生成器和模384计数器为第一双口块RAM的写读地址输入端，第一双口块RAM的输出端连接着二级交织器132的第二双口块RAM，二级交织器132的第二双口块RAM的读写地址由模24计数器控制的读写地址生成器提供，如图5所示。一级交织器131使用标准块交织，计数器的结果作为第一双口块RAM的读地址；第一双口块RAM的深度为交织深度的2倍，以此实现流水线操作。一级交织器131的特点是写地址乱序、读地址顺序。二级交织器132，交织方法是将24比特为一单元，前12个顺序不变，后12个每相邻两位交换位置，其中，第二双口块RAM的读写地址的产生由两个模24计数器分别提供。(104) QAM映射器6 =QAM映射器6为16QAM调制器，(105)导频插入器7:包括第一扰码器141、查找表142、模64计数器143和第三双口块RAM144组成，其中第一扰码器141由MCU控制，其输出端控制第三双口块RAM144的数据输入端，而第三双口块RAM144的读写地址由模64计数器143和查找表142提供，如图6所示；导频插入器7是由输入数据标号通过查找表142得到相应第三双口块RAM的写地址，接着按照模64计数器提供的顺序地址读出。首先，在特定的第一扰码器141，该第一扰码器141控制四路导频的极性。接着，由映射得到的IQ两路数据，每路四十八组数据，每组数据8位位宽，频率为20MHz。在查找表142和模64计数器143控制下4路导频信号IQ两路对应到IFFT64个输入端口的43、57、7、21，而映射后的48路I/Q数据对应到IFFT64个输入端口的38到63及I到26，其余IFFT输入端口置O。(106) IFFT变换器8:，如图7所示，插入导频的载波与零载波构成64路子载波，在IFFT变换器8中进行变换。本实用新型提高了 IFFT变换的速率。首先，先将输入的数据的频率调高为60MHz。接着，在IFFT变换器实现输入数据的Radix-4的IFFT变换。最后，按照20MHz的时钟读出变换后的数据。(107)加窗和前缀生成器9:首先，控制两个深度为64的RAM的写入和读出，其中存放IFFT变换器8输出的数据。前一帧数据从第一个RAM输出时，后一帧数据就可存入第二个深度为64的RAM，实现流水线操作。对IFFT变换器输出的数据加前缀，形成了一个OFDM符号，其形成方式为:将64路输入的IFFT数据的前48个数据存入其中一个RAM，从第49个数据开始，一方面存入这个RAM，一方面直接输出。到第64个数据输入这个RAM完毕，从这个RAM中顺序读出64个数据。特点是具有抗符号干扰和信道干扰的作用。最后，对OFDM符号进行加窗，即将最后一个数据右移一位，令符号周期边缘的幅度值逐渐过渡到零，使OFDM在带宽之外的功率谱密度下降得更快。(108)训练序列生成器10:包括基于IEEE802.11标准的短训练序列生成器161和长训练序列生成器162，其中短训练序列生成器161的输出端和长训练序列生成器162的输出端由MCU控制输出，如图8所示。( 109)射频发射部分:首先，DA转换器11将经FPGA处理后的基带数据转换成模拟数据。接着，IQ调制器12将I/Q两路数据加载到载波上。接着进行高放，最后经天线发射出去。MCU控制数据发送，控制先输出短训练序列符号，再输出长训练序列符号，再输出多个OFDM符号。第一基带数据处理部分将数据送入搭建发射机的射频平台发射。本实施例中，接收机的操作如下:(201)射频接收部分:首先，将接收到的数据进行低噪放。接着，IQ解调器13将数据解调成I/Q两路。接着，DA转换器14将模拟数据转换成数字信号。最后，控制数字信号进入基带数据处理平台。(202)在分组检测器15:检测突发传输方式的信道上是否有新的数据到达。首先，把数据送入缓存模块211，将16组数据相当于一个短训练符号进行缓存，分别缓存16级和48级。接着，延迟相关能量计算模块213将缓存的数据与到来的数据逐个相乘进行相关计算、利用滑动窗口计算相关累加、利用幅值简化求取绝对值。同时，相关窗口能量计算模块214，将输入数据进行相关，包括能量计算即相关、能量累加、数据缓存。最后在帧搜索模块215，延迟相关能量计算的结果与相关窗口能量计算的结果相
除得到IiI11，若小于阈值T，则有效数据没有到来，若有则输出数据。如图9所示。(203)载波同步器16:补偿由于多普勒频移和收发晶振的不完全相同所造成的频率偏差，确定子载波间的正交性。如图10所示。本实例新型的载波同步采用了时域方式，不需计算两个重复符号的DFT，从而节约了计算量，且因为它在前导时间内完成所有的同步只需很短时间，相比其它接收机有一定的优势。首先，使用数据分流模块221，将输入的数据进行分流，其中5个短训练符号送入到载波频偏估计器，长训练符号和OFDM数据符号送入载波频偏补偿器，所有的短训练符号同时送入数据缓存器。接着，载波频偏估模块222计对数据进行延迟相关、相关结果累加、偏差估计得到频偏的相位值。然后，在载波频偏补偿模块224，则由这个相位值进行频偏补偿因子计算，结果乘以长训练符号和OFDM数据符号进行补偿。最后补偿后的数据联合缓存的短训练数据输出。(204)符号同步器17和CP去除器18:求得单个OFDM符号开始和结束的精确时间。首先，进行简化，在量化模块231对数据进行量化，即大于O的量化成1，小于O的量化成_1。接着，在匹配滤波器232进行滤波匹配。对量化后的数据进行相关及累加、对累加结果进行幅值简化、寻找峰值。累加时采用上述简化算法进行。最后，通过符号输出模块233去除CP和输出符号。(205) FFT变换器19:操作与发射端相反。仍然采用高频FFT变换的方法。(206)信道均衡器20:消除每个子载波信道所引入的幅度和相位影响。首先，数据经长训练符号提取模块241，得到两个长训练符号；接着，在信道估算模块243进行信道估计；接着，采用能量计算模块242进行能量计算，同时采用信道补偿模块244进行信道补偿；最后输出。(207)采样频率同步器21:进行采样频率同步，修正发收机晶振产生的两者采样间隔之间的偏差。(208)剩余相位跟踪器22:进行剩余相位的跟踪和补偿，校正载波频偏校正后数据残余偏差引起的相位偏移。(209 ) QAM 解映射器 23。(210)解交织器24用于对处理信息进行两次解交织。[0094](211)信道解码器25用于解卷积，首先，当2位并行的卷积编码进行译码器时，汉明距离计算模块281根据输入数据和当前状态，计算出64组、每组2个的汉明距离值。接着，ACS模块282设计两个加法器计算路径分支距离和前一时刻累计距离之和，再选择累计距离和的较小值。接着，使用路径存储284存放ACS模块产生的幸存路径值。接着，进行最小值选择，当译码时间达到译码深度时，对64条幸存路径进行比较，选出一条最小的路径。最后，进行路径回溯，根据最小路径的最后状态和各个时刻对应的幸存路径值，确定前一级的回溯点，直到全部L级回溯完毕，找回完整路径和幸存值。幸存值序列就是译码序列的反序序列。(212)解扰码器26，采用解扰码器26进行解扰。(213)完成上述处理，接收到的数据即还原成了 MAC层数据。以上所述的本实用新型的实施方式，并不构成对本实用新型保护范围的限定。任何在本实用新型的精神原则之内所作出的修改、等同替换和改进等，均应包含在本实用新型的权利要求保护范围之内。
权利要求1.一种MIMO-OFDM的无线通信系统，包括MCU、发射机和接收机，MCU控制发射机和接收机；其特征在于， 所述发射机包括顺次连接的第一基带数据处理部分和射频发射部分，所述第一基带数据处理部分包括第一模块和第二模块；所述第一模块的输出端分别接第二模块的输入端和射频发射部分的输入端； 所述第一模块包括顺次连接的扰码器、信道编码器、交织器、QAM映射器、导频插入器、IFFT变换器以及加窗和前缀生成器；所述第二模块为训练序列生成器；所述射频发射部分包括顺次连接的AD转换器、IQ调制器、增益控制器、高放器和发射器； 所述接收机包括射频接收部分和第二基带数据处理部分，所述射频接收部分包括顺次连接的接收器、低噪放器、IQ解调器、DA转换器和AFC时钟恢复；AFC时钟恢复的输出端接IQ解调器另一输入端；所述第二基带数据处理部分包括顺次连接的分组检测器、载波同步器、符号同步器、CP去除器、FFT变换器、信道均衡器、采样频率同步器、剩余相位跟踪器、QAM解映射器、解交织器、信道解码器和解扰码器；其中载波同步器的输出端还接剩余相位跟踪器的输入端，信道均衡器还接QAM解映射器； 所述DA转换器的输出端接分组检测器的输入端。
2.根据权利要求1所述的MIM0-0FDM的无线通信系统，其特征在于，所述发射器为发射天线。
3.根据权利要求2所述的MIM0-0FDM的无线通信系统，其特征在于，所述第一、二基带数据处理部分在FPGA上进行。
4.根据权利要求1所述的MIM0-0FDM的无线通信系统，其特征在于， 所述扰码器包括顺次连接的并串转换器和加扰器； 所述信道编码器包括1/2码率的卷积码生成器、2/3码率卷积码生成器、3/4码率卷积码生成器，其中1/2码率的卷积码生成器的输出端在MCU的控制下选择连接到2/3码率卷积码生成器、3/4码率卷积码生成器的输入端； 所述交织器包括由写地址生成器、模384计数器、第一双口块RAM组成的一级交织器和由读写地址生成器、模24计数器、第二双口块RAM组成的二级交织器，其中一级交织器中写地址生成器和模384计数器为第一双口块RAM的写读地址输入端，第一双口块RAM的输出端连接着二级交织器的第二双口块RAM，二级交织器的第二双口块RAM的读写地址由模24计数器控制的读写地址生成器提供； 所述QAM映射器为16QAM调制器； 所述导频插入器包括第一扰码器、查找表、模64计数器和第三双口块RAM组成，其中第一扰码器由MCU控制，其输出端控制第三双口块RAM的数据输入端，而第三双口块RAM的读写地址由模64计数器和查找表提供； 所述训练序列生成器包括基于IEEE802.11标准的短训练序列生成器和长训练序列生成器，其中短训练序列生成器的输出端和长训练序列生成器的输出端由MCU控制输出。
5.根据权利要求1所述的MIM0-0FDM的无线通信系统，其特征在于， 所述分组检测器包括缓存模块、主控制模块、延迟相关能量计算模块、相关窗口能量计算模块和帧搜索模块，其中缓存模块在主控制模块的控制下连接着延迟相关能量计算模块和相关窗口能量计算模块的输入端，且延迟相关能量计算模块和相关窗口能量计算模块的输出端连接着帧搜索模块的输入端，帧搜索模块提供反馈信号给主控制模块； 所述载波同步器包括数据分流模块、载波频偏估计模块、数据缓存模块、载波频偏补偿模块和数据联合输出模块，其中数据分流模块的三个输出端分别接载波频偏估计模块、数据缓存模块和载波频偏补偿模块的输入端，载波频偏估计模块的输出端连接着载波频偏补偿模块的另一输入端，且数据缓存模块和载波频偏补偿模块的输出端连接着数据联合输出模块的输入端； 所述符号同步器包括顺次连接的量化模块、匹配滤波模块和符号输出模块； 所述信道均衡器包括长训练符号提取模块、能量计算模块、信道估算模块、信道补偿模块，其中长训练符号提取模块的输出端分别连接着能量计算模块、信道估算模块和信道补偿模块的输入端，且信道估算模块的输出端连接着信道补偿模块的另一输入端，能量计算模块的能量输出端连接到QAM解映射器的输入端； 所述采样频率同步器包括导频提取模块、数据缓存模块、导频相关模块、频偏估计模块、频偏补偿模块和顺序调整模块，其中导频提取模块、数据缓存模块、频偏补偿模块和顺序调整模块顺次连接，所述导频提取模块的导频输出端接导频相关模块，导频相关模块的相关值输出端接频偏估计模块，频偏估计模块的角度输出端与导频缓存的输出端接频偏补偿模块的输入端； 所述剩余相位跟踪器包括导频提取模块、数据缓存模块、相位跟踪补偿因子计算模块和剩余相位补偿模块，其中导频提取模块、数据缓存模块和剩余相位补偿模块顺次连接，所述导频提取模块还通过相位跟踪补偿因子计算模块接剩余相位补偿模块； 所述QAM解映射器包括顺次连接的判决阈值调整模块、数据缓存模块和16QAM解调模块，其中信道均衡器的能量计算模块的输出端接判决阈值调整模块的输入端，信道均衡器的能量计算模块的输出端与剩余相位跟踪器的输出端接16QAM解调模块的输入端； 所述信道解码 器采用维特比解码器，包括汉明距离计算模块、ACS模块、最小值选择模块、路径存储模块、幸存RAM和路径回溯模块，其中汉明距离计算模块、ACS模块、最小值选择模块和路径回溯模块顺次连接，ACS模块的输出端接路径存储模块的输入端，路径存储模块接到幸存RAM，路径存储模块接到路径回溯模块。
专利摘要本实用新型适用于通信系统领域，是一种高效MIMO-OFDM的无线通信系统，该系统FPGA及射频平台上搭建了多天线的发射机与接收机。发射机包括射频发射和基带数据处理FPGA，其中FPGA上包括各种编码器、导频插入器、IFFT变换器、训练序列生成器等。接收机包括射频接收和基带数据处理FPGA，其中FPGA上包括各种同步与补偿器、FFT变换器、各种解码器等。本系统传输速率可达54Mbps以上，理论上可达216Mbps，为4G通信、无线局域网提供了一种高速率传输的方案。可显著克服信道衰落，降低误码率。且基于可编程硬件，可移植性高、升级容易、体积小。
文档编号H04L25/02GK203039714SQ20132006598
公开日2013年7月3日 申请日期2013年2月5日 优先权日2013年2月5日
发明者周冬跃, 周海然, 黄灿群, 叶翠婵 申请人:广东工业大学