一种多路时间统一的装置制造方法
【专利摘要】本实用新型涉及时统系统【技术领域】，公开一种多路时间统一的装置，为多路IRIG-B（DC）时统信号的转发与重生装置，包括：多路IRIG-B（DC）码差分电路、控制器，控制器与上位计算机相连，GPS接收机接口与GPS接收机相连，GPS接收模块接口与GPS接收模块接口相连，IRIG-B（DC）码接口与IRIG-B（DC）码装置相连，数据端接口与操作及状态显示装置相连，输出端接口与多路IRIG-B（DC）码差分电路相连。本实用新型能够多时间源输入接收多种时间源信息，然后再转换成多路IRIG-B（DC）码时统信号的转发、产生与输出，同时提供给多个时统用户使用，完成时间统一。
【专利说明】—种多路时间统一的装置
【技术领域】
[0001]本实用新型涉及时统系统【技术领域】，尤其是涉及一种多路时间统一的装置。能够多时间源输入，多路IRIG-B (DC)码时统信号的转发与产生，完成时间统一。
【背景技术】
[0002]目前，公知时统系统的技术与装置十分复杂，对于简单、临时使用的情况，原有的时统系统装置显得结构复杂、规模庞大，而且使用维护工作量大。使用时需要配备专门的维护与操作人员，不便于小范围、临时、多路简单的应用，而且移动性差。
【发明内容】
[0003]为了克服现有时统装置在小范围临时多路使用方面的不足，本实用新型提出了一种多路时间统一的装置，其结构简单，使用方便，可以使用多种时间源信息，就近提供多路的IRIG-B (DC)码时统信号，供时统用户使用。
[0004]为达到上述发明目的，本实用新型采用如下技术方案:
[0005]一种多路时间统一的装置，为多路IRIG-B (DC)时统信号的转发与重生装置，包括:多路IRIG-B (DC)码差分电路、控制器、操作及状态显示装置，所述控制器上设置的上位计算机接口通过信号线与上位计算机相连，控制器上设置的GPS接收机接口通过信号线与GPS接收机相连，控制器上设置的GPS接收模块接口通过信号线与GPS接收模块接口相连，控制器上设置的IRIG-B (DC)码接口通过信号线与IRIG-B (DC)码装置相连，控制器的数据端通过数据线与操作及状态显示装置相连，控制器的输出端通过电缆与多路IRIG-B(DC)码差分电路相连。
[0006]一种多路时间统一的装置，所述多路IRIG-B (DC)码差分电路为四路至八路IRIG-B (DC)码差分电路，或为八路至六十四路IRIG-B (DC)码差分电路，或为六十四路至η路IRIG-B (DC)码差分电路。
[0007]由于采用如上所述的技术方案，本实用新型具有如下优越性:
[0008]本实用新型多路时间统一的装置，从所连接的时间源获得时间信息，按照IRIG-B格式要求转换成IRIG-B (DC)码格式的信号，多路输出，供多个时统用户使用。即可以接收多种时间源信息，就近提供八路或十六路。并不限于八路或十六路的IRIG-B (DC码)时统信号，可以通过开关选择时间信息来源，并具有操作与显示界面，显示当前操作状态。
[0009]本实用新型能够实现接收多路时间源信息，多路IRIG-B (DC)码输出，具有结构简单小巧，使用方便，时间源丰富多样，输出时统端口多，可以就近为多个用户提供多路时统功能接口。
【专利附图】
【附图说明】
[0010]图1为八路IRIG-B (DC)码时统信号转发与生成的电路方框图。
【具体实施方式】
[0011]如图1所示，一种多路时间统一的装置，为多路IRIG-B (DC)时统信号的转发与重生装置，包括:多路IRIG-B (DC)码差分电路、控制器、操作及状态显示装置，所述控制器为单片计算机，单片计算机上设置的上位计算机接口通过信号线与上位计算机相连，单片计算机上设置的GPS接收机接口通过信号线与GPS接收机相连，单片计算机上设置的GPS接收模块接口通过信号线与GPS接收模块接口相连，单片计算机上设置的IRIG-B (DC)码接口通过信号线与IRIG-B (DC)码装置相连，单片计算机的数据端通过数据线与操作及状态显示装置相连，单片计算机的输出端通过电缆与多路IRIG-B (DC)码差分电路相连。
[0012]所述多路的IRIG-B (DC)码信号为同时提供给多个时统用户使用的IRIG-B (DC)码信号；多路的IRIG-B (DC)码信号为四路至八路IRIG-B (DC)码信号，或为八路至六十四路IRIG-B (DC)码信号，或为六十四路至η路IRIG-B (DC)码信号。
[0013]结合图1为八路IRIG-B (DC)时统信号转发与重生装置的电路框图进一步说明:
[0014](I)上位计算机接口，与上位时统计算机连接，接收计算机的时间信息，转换成多路的IRIG-B (DC)码信号发送；
[0015](2)GPS接收机接口，接收来自GPS接收机的信息，从中检出时间信息，转换成多路的IRIG-B (DC)码信号发送；
[0016](3)GPS接收模块接口，接收来自GPS接收模块的信息，从中检出时间信息，转换成多路的IRIG-B (DC)码信号发送；
[0017](4) IRIG-B (DC)码接口，接收来自时统中心的IRIG-B (DC码或AC码)据息，转换成多路的IRIG-B (DC)码信号发送；
[0018](5)操作与状态显示:为使用人员提供对本装置的操作时的操作界面与状态显示界面，完成状态设置与显示功能；
[0019](6)多路输出，可以根据需要配置成八路或十六路的IRIG-B (DC)码信号发送。
[0020](7)控制器，基于单片计算机实现，完成数据接收、解调、编码等功能。
[0021]四路至η路的多路时间统一装置与图1为八路IRIG-B (DC)时统信号转发与重生的多路时间统一装置的电路框图类似。如将四路、十六路、六十四路等IRIG-B (DC)码差分电路的装置替换八路IRIG-B (DC)码差分电路。
【权利要求】
1.一种多路时间统一的装置，为多路IRIG-B (DC)时统信号的转发与重生装置，其特征是:包括:多路IRIG-B (DC)码差分电路、控制器、操作及状态显示装置，所述控制器上设置的上位计算机接口通过信号线与上位计算机相连，控制器上设置的GPS接收机接口通过信号线与GPS接收机相连，控制器上设置的GPS接收模块接口通过信号线与GPS接收模块接口相连，控制器上设置的IRIG-B (DC)码接口通过信号线与IRIG-B (DC)码装置相连，控制器的数据端通过数据线与操作及状态显示装置相连，控制器的输出端通过电缆与多路IRIG-B (DC)码差分电路相连。
2.根据权利要求1所述的一种多路时间统一的装置，其特征是:所述多路IRIG-B(DC)码差分电路为四路至八路IRIG-B (DC)码差分电路，或为八路至六十四路IRIG-B (DC)码差分电路，或为六十四路至η路IRIG-B (DC)码差分电路。
【文档编号】H04J3/06GK204156877SQ201420228751
【公开日】2015年2月11日 申请日期:2014年5月7日 优先权日:2014年5月7日
【发明者】马孝尊, 贺金龙, 何勇刚, 高军山, 杜震, 冯海兵, 申磊 申请人:中国人民解放军63892部队