运放式1变0的接收电路的制作方法
【专利摘要】运放式1变0的接收电路，属于电子【技术领域】，是根据已申请的单波双码发射而提出的双码接收电路，由射频接收解调单元、变码单元、互锁单元、执行单元、解码集成块共同组成，在初始状态下，可靠接收第一次发射信号，使解码集成块的转码控制端有高压输出，启动变码单元形成转码，解码集成块的变码端由原来的1码转为0码，接收第二次信号后，执行单元才能启动，如果接收错误形成多位输出为高位，互锁单元立即启动，锁闭变码单元与执行单元，形成接收输出的唯一性，具有很高的防破解能力，保持价格低廉的优势，使其制成的产品具备很大的市场竞争力。
【专利说明】运放式1变O的接收电路
【技术领域】
[0001]属于电子【技术领域】。
【背景技术】
[0002]遥控技术经过发展，已逐步在替代手动，遥控产品质量的好坏，是由编码的密级度决定的，编码密级度高，破解困难，遥控产品质量就好，反之遥控产品质量差，针对遥控编码密级不高，而密级较高的成本又太高的问题，本单位曾研制了多种单波双码的发射线路方案，它以价格低廉的编码集成块为基础，在发射过程中形成变码，有效地解决了密级度与成本的问题，使其制成的产品具备很大的市场竞争力。
[0003]解决了编码技术，还需要解码技术的支持，针对变码的发射而形成解码的接收，才能成为一个整体，遥控产品越来越多，这些都成为干扰源，遥控在接收过程中，会存在诸多的干扰，使其接收不准确，面对这样的问题，需要多种技术的配合，如何能做到接收输出的唯一性是一个关键，针对密级的问题，做到接收的时序性、时效性，对密级度也会产生很大的好处，所以，本单位还在继续研究。
【发明内容】
[0004]本实用新型的主要目的是提出能与单波双码发射相配的变码接收电路，实现发射部分发出的I与O码两次变码的接收，为研究双码发射创造更好的条件，实施后可以产生四种功能:一是可以接收两种码的信号，二是接收具有时序，首先只能接收第一次唯一的信号，然后才能接收第二次信号，三是具有输出的唯一的性，四是接收时有时效性，由于增加了四种重要约束，所以极大的增加了破解了破译的难度。
[0005]本专利提出的措施是:
[0006]1、运放式I变O的接收电路由射频接收解调单元、变码单元、互锁单元、执行单元、解码集成块共同组成。
[0007]其中:射频接收解调单元的输出连接解码集成块的输入，解码集成块有四位输出，第一输出连接变码单元，这位输出为转码控制端，第二输出连接执行单元，这位输出为最后输出端，第三输出与第四输出连接互锁单兀。
[0008]解码集成块8位码位的其中7位连接为固定码，另一位成为变码端，即变动码。
[0009]变码单元:转码控制端连接运算放大器的负相端，上偏电阻的一端接电源，上偏电阻的另一端串联下偏电阻后接到地线，运算放大器的正相端接上偏电阻与下偏电阻的串联点，运算放大器的输出端接一个保护电阻后到连接变码端。
[0010]执行单元由隔离电阻、隔离触发二极管与执行电路组成:隔离电阻的一端连接最后输出端，隔离电阻的另一端与隔离触发二极管的正极接在一起，隔离触发二极管的负极接执行电路。
[0011 ] 执行单元第一锁闭二极管的正极接隔离触发二极管的正极，执行单元第一锁闭二极管的负极接转码控制端。
[0012]互锁单元由或门二极管、锁闭三极管、锁闭二极管组成:
[0013]第三输出与第四输出分别接一个或门二极管的正极，或门二极管的负极接在一起连接基极触发电阻后接锁闭三极管的基极，锁闭三极管的发射极接地，锁闭三极管的集电极电阻接电源，锁闭三极管的集电极接两个锁闭二极管的负极，一个锁闭二极管即执行单元第二锁闭二极管的正极接隔离触发二极管的正极，另一个锁闭二极管即变码单元锁闭二极管的正极接运算放大器的输出端。
[0014]2、所用的解码集成块为瞬态型。
[0015]3、本措施制成集成电路。
[0016]4、锁闭三极管为NPN三极管。
[0017]5、互锁单元由分离元件组成。
[0018]对本措施进一步解释如下:
[0019]首先要说明的是:在编成集成块与解码集成块中，用1、0、X表示码位的三种状态，I表示该码位是高位，即是与集成块火线电压等同的高位电压，O表示低位，说明该码位即是与集成块地线相等，X表示悬浮，表示该码位既未接通电源，也未接通地线。
[0020]一、简述前段时间本单位所研制的单波双码发射的主要原理:编码集成块的8位码中，其中7位是固定码，其中一位是变动码，在发射时，要发射两次码。其中第一次发射码是其中的7位固定码，和一位的变动码的第一次码，第二次发射的码是不变的7位固定码，和一位变动码变动后的码信号。而接收也要接收两次信号，一次是7位固定码与变动码的第一次码，第二次是7位固定码与变动码变动后的码信号。
[0021]在本实用新型中，发射变动码的第一次码为1，变动码变动后的码为0，所以接收变动码的第一次码为1，变动码变动后的码为0，也即是I与O的转换。
[0022]二、本措施I中，产生两次解码的线路结构:用解码集成块中的8位码线与发射部分编码集成块对应。其中的7位码连接成了固定码(图2中的11)。最后一位码成为了一种接收两次信号的变码端(图2中的10)，而在初始状态时，接收部分中变动码位始终呈现出的码位是I的固定状态，而收到信号后才产生解码中的变码成为O状态。其解码集成块有四位输出端，其中第一位输出与变码单元相接，即为转码控制端，直接控制变码，第二输出与执行单元相接，即为最后输出端，直接输出解码结果，第三与第四输出连接互锁单元，在错误接收或破解码位时产生多位输出时，而直接锁闭变码与执行。
[0023]三、变码单元实现I与O的变码的原因是:当转码控制端无输出为零时，运算放大器的负相端为低位，由于正相端加有电压，所以运算放大器的输出端为高位，所以变动码为高位，即I状态。当转码控制端有输出为高位时，运算放大器输出为低，所连接的解码集成电路的变码端为低位，即O状态，由此，I变O的变码电路实现了 I与O的变换。
[0024]四、本措施实施后可以产生四种功能:一是可以接收两次信号，二是接收具有时序，首先只能接收第一次唯一的信号，然后才能接收第二次信号，三是具有输出的唯一的性，四是接收时有时效性，由于增加了四种重要约束，所以极大的增加了破解了破译的难度。
[0025]1、可以接收两种码信号的原理:
[0026](I)、接收发射部分发出的第一次码的的原理:如图2所示，在初始状态下，解码集成块的转码控制端无电压输出，运算放大器的反相端为低位，由于同相端加了正电压，因此运算放大器的输出为高位，即I状态，与发射发出的第一次信号为高位I状态对应，所以能收到发射部分所发出的第一个信号。
[0027](2)、接收发射部分发出的第二次码的的原理:当收到发射发出的第一信号后，这时编码集成线路的转码控制端(图2中的7)输出I的信号，在运算放大器的负相端加入了高压，促使运算放大器的输出为低，所连接的解码集成电路的变动码也为低，即O状态，与发射的变动码变动后的O码相同，所以能接收第二次不同的码信号。
[0028]2、接收两次变码必须具有先后的有时序限制及原理:由于本发明中的解码集成块变动码初始状为高位，所以只有发射部分发出变动码为高位时，发射与接收码才能对应，解码集成块的转码控制端才有输出，从而引起解码集成块变动码才有O的新码，而这个新码才能和发射吻合，使解码集成块的最后输出端有高位输出。反之发射部分如果是先发射出是第二次的O信号，此时解码集成块的变动码是初始状态下的高位I与发射码不符合，最后输出端不会有输出。以上分析，如果破解者是先用的第二次码做破解码，但是由于第一次码未开，图2中的18起作用，对最后输出端仍然钳位，只有当第一次码开通后，才能接收第二次码，两次码正确才能有最后的输出。
[0029]3、具有位线唯一接收的好处与形成的原理:本措施中，增加了互锁功能，其好处是当作案者在破解时，确定的位线错，则全无输出因此无法破解。其原因一是只有变码位线正确，才可能有第二次接收的正确，否则不可能正常接收。二是只向后级输出的位线输出正确，在两次码正确时才有最后的输出，三是如果多位输出端同时有输出或接收错误时，因为锁闭三极管基极为或门输入，形成互锁，从图2中可以看出，当接收错误使第三输出或第四输出为高位时，执行单元的第二锁闭二极管(图2中的16)、变码单元的锁闭二极管(图2中的17)起作用，对执行单元、变码单元进行了锁闭，所以形成执行单元、变码单元无法启动。
[0030]4、两次接收码有时效性的原理:由于解码集成电路输出是选用的瞬态型，所以不可能让作案者较多的时间来破解，也既是第一次码破解成功后，第二次码必须要在很短的时间给出，否则无效，必须将重新启动两次码。
[0031]本发明实施后，与本单位前申请的发射部分配合后，以下突出的特点:
[0032]1、提升了编码集成电路的性质，实现发射部分发出的I与O码两次变码的接收，接收电路解码后必须要接收两次码后才有输出，因而具有很高的防破解能力，保持价格低廉的优势，使其制成的产品具备很大的市场竞争力。
[0033]2、可靠接收两次码，接收具备了时序性、时效性，输出的唯一性，极大的增加了破解破译的难度。
[0034]3、如果与滚动码线路的再次组合，其破译难度是超强的，因为滚动码是一类性质的编码，而本措施中双码发射又是一类性质的编码，两种不同性质的编码组合，比一种性质的编码破解难度更大。
[0035]4、本措施的双码接收线路接收可靠。
[0036]其原因是本发明中的解码集成块固定码与与发射部分的固定码完全相符。而接收的变化码部分，第一次信号码是1，第二次信号的码是0，与发射部分发出的两次变码绝对相符，第一次信号是1，第二个信号也是O。完全遵循了这类编解码集成块的规律。另一个十分重要的原因是，在本发明中的接收线路中的解码实现的是跟踪制，也即是在接收到第一个变码I后，才自动变为第二次所需的码0，两次接收过程不紊乱，不越位。
[0037]5、破解十分困难:主要有三个原因，一是必须有两次不同的码才能实现解码，才有输出。二是两次所需的不同的码有时序要求，不能紊乱，第三个重要原因是，这种不同的两次变码在发射时还必须有时间的要求，因为本发明中采用的编码集成输出是采用的瞬态输出型，也即是说在收到信号后，其输出只能保持为瞬态高位，短暂时间后就会消失。如果作案者，在第一次试探作正确的码后，想在十分短暂的时间内再试探出第二次正确的码显然是十分困难的。也既是说，作案者想破解本发明必须通过三关:一是必须两次不同双码，二是还必须有时序，三是还必须限制在很短的时间之内才能完成，因此采用作案的“扫码仪”破解几乎不可能。从某一方面意义来说，这种密级高于滚动码，因为破解滚动码在理论上，存在一定的概率，只是这种概率很低，很低，而本发明因为存在上述的破解三要素，这种破解概率就可能更低。
[0038]6、线路可靠，线路精简，技术难度不大，能批量生产。
[0039]7、生产容易，一是不用贵重的设备与仪表，二是技术简单，三是线路精简且所用元件要求低，所以可以产生很高的直通率，十分适合微型企业生产。
【专利附图】
【附图说明】
[0040]图1是运放式I变O的接收电路的总措施图。
[0041]图中:1、射频接收解调单元(如超再生式接收解调单元，或外差式接收解调单元)；2、解码集成块；3、互锁单元；4、解码集成块的第四输出；5、解码集成块的第三输出；6、解码集成块的最后输出端；7、解码集成块的转码控制端；8、执行单元；9、变码单元；10、变码端。
[0042]图2是本措施有关部分的实际电路图。
[0043]图中:1、射频接收解调单元(如超再生式接收解调单元，或外差式接收解调单元)；2、解码集成块；4、解码集成块的第四输出；5、解码集成块的第三输出；6、解码集成块的最后输出端；7、解码集成块的转码控制端；10、变码端；11、解码集成块的固定码；12、第四输出的或门二极管；13、第三输出的或门二极管；15、隔离电阻；16、执行单元第二锁闭二极管；17、变码单元的锁闭二极管；18、执行单元的第一锁闭二极管；19、隔离触发二极管；22、执行电路；25、基极电阻；26、锁闭三极管集电极电阻；27、锁闭三极管；28、运算放大器；30、下偏电阻；32、上偏电阻；35、保护电阻。
【具体实施方式】
[0044]图1与图2共同描述了具体实施的一种方式。
[0045]1、挑选元件:其中解码集成块选用2272，锁闭三极管是小功率NPN三极管。
[0046]2、焊接:按图2焊接。
[0047]3、调整与检测:
[0048](I)、能自动变码位线的功能检测:当发射出第一次信号时，能可靠接收:有万用表测解码集成块的转码控制端(图2中的7)有高位输出。
[0049](2)、两次信号接收功能检测:在收到第一信号后，很快发射第二信号，这时解码集成块的最后输出端(图2中的6)有高位输出。有万用表测该位时有电压输出，如果采用示波器时，显示屏有高位反应。
[0050](3)、检测接收信号是否时序:将万用表或示波器接到解码集成块的最后输出端，如果首先发射第二信号，此时解码集成块最后输出端无高压，如果有高压，说明运算放大器(图2中的28)损坏，或是变码单元的锁闭二极管(图2中的17)接反。
[0051](4)、检测互锁单元是否可靠:用万用表测解码集成块的最后输出端，在多位输出端同时有输出时，解码集成块的最后输出端应无高压，如果有高压，一种原因是锁闭三极管的基极电阻(图2中的25)阻值过大或是锁闭三极管集电极电阻(图2中的26)阻值过小，第二种原因是锁闭三极管(图2中的27)损坏，第三种原因是执行单元第二锁闭二极管(图2中的16)或变码单元的锁闭二极管(图2中的17)损坏。
[0052](5)、检测解码集成块是否为瞬态型:将万用表或示波器接到解码集成块的第一输出与第二输出观察，当收到信号后，在暂短的时间内信号会消失，否则应更换解码集成块的型号。
【权利要求】
1.运放式1变0的接收电路，其特征是:由射频接收解调单元、变码单元、互锁单元、执行单元、解码集成块共同组成； 其中:射频接收解调单元的输出连接解码集成块的输入，解码集成块有四位输出，第一输出连接变码单元，这位输出为转码控制端，第二输出连接执行单元，这位输出为最后输出端，第三输出与第四输出连接互锁单兀； 解码集成块8位码位的其中7位连接为固定码，另一位成为变码端，即变动码； 变码单元:转码控制端连接运算放大器的负相端，上偏电阻的一端接电源，上偏电阻的另一端串联下偏电阻后接到地线，运算放大器的正相端接上偏电阻与下偏电阻的串联点，运算放大器的输出端接一个保护电阻后到连接变码端； 执行单元由隔离电阻、隔离触发二极管与执行电路组成:隔离电阻的一端连接最后输出端，隔离电阻的另一端与隔离触发二极管的正极接在一起，隔离触发二极管的负极接执行电路； 执行单元第一锁闭二极管的正极接隔离触发二极管的正极，执行单元第一锁闭二极管的负极接转码控制端； 互锁单元由或门二极管、锁闭三极管、锁闭二极管组成: 第三输出与第四输出分别接一个或门二极管的正极，或门二极管的负极接在一起连接基极触发电阻后接锁闭三极管的基极，锁闭三极管的发射极接地，锁闭三极管的集电极电阻接电源，锁闭三极管的集电极接两个锁闭二极管的负极，一个锁闭二极管即执行单元第二锁闭二极管的正极接隔离触发二极管的正极，另一个锁闭二极管即变码单元锁闭二极管的正极接运算放大器的输出端。
2.根据权利要求1所述的运放式1变0的接收电路，其特征是:所用的解码集成块为瞬态型。
3.根据权利要求1所述的运放式1变0的接收电路，其特征是:本措施制成集成电路。
4.根据权利要求1所述的运放式1变0的接收电路，其特征是:锁闭三极管为ΝΡΝ三极管。
5.根据权利要求1所述的运放式1变0的接收电路，其特征是:互锁单元由分离元件组成。
【文档编号】H04B1/16GK204046586SQ201420536764
【公开日】2014年12月24日 申请日期:2014年9月18日 优先权日:2014年9月18日
【发明者】杨远静, 杨飞 申请人:重庆尊来科技有限责任公司