LVDS数据恢复方法及电路与流程

本发明涉及电子领域，具体涉及到一种LVDS数据恢复方法及电路。
背景技术：
：如图1所示，传统的低压差分信号(LowVoltageDifferentialSignaling，LVDS)系统中，LVDS发射器TX发射N个通道数据Tx1,…,TxN，同时发送时钟信号TxCk。这些信号通过线缆等通道到达接收器RX一侧。在RX侧，纠偏锁相环PLL以TxCk作为参考时钟，生成频率为TxCk频率M倍(在视频低压差分信号应用中M可以选取3.5或者7)的时钟MxCk。由于偏差问题和信道适配问题，用来对数据信号进行采样的时钟MxCk可能不会精确对齐到数据信号的中心，因此，这可能导致读取到的数据出错，并且误比特率(Bit-ErrorRate，BERT)将远高于设定的水平。为了解决这个问题，一种传统的方法是基于训练序列或者训练图样的方式来精确对准MxCk时钟的相位。例如，RX一侧向Tx侧发出训练序列101010….，之后，Rx自TX一侧接收到数据向量D<6:0>,状态机FSM基于训练序列和接收到的数据向量的比较结果调整MxCk的相位，以保证MxCk的时钟边缘恰好位于数据的中心位置。该种方法需要从Tx发送类似101010…或者010101…的训练序列，这在很多方案中都是不可用的，因此也限制了该种方案的应用。如图2所示，在另一种不需要训练序列的方案中，采用正确相位的MxCk对发射时钟信号TxCk进行采样。当相位准确对齐后，图样1100011将会显示在图2所示的恢复数据D1<6:0>中。图2中应用的相位的数目为8个，这8个相位，可以通过锁相环PLL内的多相位压控振荡器(voltage-controlledoscillator，VCO)获得。为了获取更高精度的相位，可以将PLL替换为图3所示的DLL来达到更精细的相位步长的效果。第二种方案在低速情况下能够良好工作，但是在TxCk高速情况下用来采样的时钟MxCKorNxCK(根据采样时选择单沿或者双沿进行选取)可能会采样到TxCK时钟信号的边缘，这可能导致图4a所示的读取的结果，特别是导致图4b所示TxCK的扩展光谱时钟(theSpread-SpectrumClocking，SSC)情况。在图4a中的下面一种情形中，当恢复数据为1x00x11时，可能是1100011,1100111,1000011,1000111中的任何一个。如果状态机FSM将1x00x11判定为1100011，将停止调整MxCK时钟的相位，并选择当前的相位来对数据进行采样。但是，从图中可以看到，由于此时采样时钟MxCK并没有对准数据的中心，因此这可能出现问题。技术实现要素：本发明的目的是提供一种LVDS数据恢复方法，以实现通过时钟边缘追踪的方法，来提供一种简单但是稳定的方法，确保采样时钟对齐数据信号中心。为实现上述目的，本发明提供了一种LVDS数据恢复方法，所述方法包括：同时采用三个时钟对接收到的信号时钟进行采样，所述三个时钟频率相同但相位不同，分别为第一时钟、第二时钟和第三时钟；根据同一时刻所述三个时钟对所述接收到的信号时钟的采样电平，判断所述第一时钟是否处于所述接收到的信号时钟的升降沿；在判定所述第一时钟处于所述接收到的信号时钟的升降沿之后，调整所述第一时钟的相位，并按照调整后的所述第一时钟的相位采集接收到的数据信号。优选地，所述三个时钟之间的相位差相同。优选地，所述升降沿是上升沿或下降沿。优选地，所述根据同一时刻所述三个不同相位的时钟对所述接收到的信号时钟的采样电平，判断所述第一时钟是否处于所述接收到的信号时钟的升降沿包括：根据同一时刻所述三个时钟对所述接收到的信号时钟的采样电平为三个相同数值的电平，调整三个时钟的相位。优选地，所述根据同一时刻所述三个不同相位的时钟对所述接收到的信号时钟的采样电平，判断所述第一时钟是否处于所述接收到的信号时钟的升降沿包括：根据同一时刻所述三个时钟对所述接收到的信号时钟的采样电平为三个不同数值的电平，确定所述第一时钟处于所述接收到的信号时钟的升降沿。进一步优选地，所述根据同一时刻所述三个不同相位的时钟对所述接收到的信号时钟的采样电平，判断所述第一时钟是否处于所述接收到的信号时钟的升降沿包括：对所述三个不同相位的时钟延时第一时间后，再对所述接收到的信号时钟进行采样。更进一步优选地，所述根据同一时刻所述三个不同相位的时钟对所述接收到的信号时钟的采样电平，判断所述第一时钟是否处于所述接收到的信号时钟的升降沿包括：当重新采样得到的采样电平为两个相同电平和一个不同电平，且符合要判断的升降沿趋势，则确定第一时钟处于所述接收到的信号时钟的升降沿。第二方面，本发明实施例提供了一种LVDS数据恢复电路，所述电路包括：相位选择状态机、锁相环以及三个采样时钟电路，所述三个采样时钟电路为第一采样电路、第二采样电路和第三采样电路，分别生成第一时钟、第二时钟和第三时钟，其中第一时钟、第二时钟和第三时钟频率相同但相位不同；所述锁相环输出不同的相位，所述相位选择状态机为所述三个采样时钟电路输出的时钟选择三个不同相位；所述相位选择状态机控制所述三个采样时钟电路，以同时采用三个不同相位的时钟对接收到的信号时钟进行采样，根据同一时刻所述三个不同相位的时钟对所述接收到的信号时钟的采样电平，判断所述第一时钟是否处于所述接收到的信号时钟的升降沿；在判定所述第一时钟处于所述接收到的信号时钟的升降沿之后，所述相位选择状态机调整所述第一时钟的相位，并按照调整后的所述第一时钟的相位采集接收到的数据信号。优选地，所述三个时钟之间的相位差相同。优选地，所述升降沿是上升沿或下降沿。优选地，所述相位选择状态机在根据同一时刻所述三个时钟对所述接收到的信号时钟的采样电平为三个相同数值的电平时，调整三个时钟的相位。优选地，所述相位选择状态机根据同一时刻所述三个时钟对所述接收到的信号时钟的采样电平为三个不同数值的电平，确定所述第一时钟处于所述接收到的信号时钟的升降沿。进一步优选地，相位选择状态机对所述三个不同相位的时钟延时第一时间后，再对所述接收到的信号时钟进行采样。更进一步优选地，如果重新采样得到的采样电平为两个相同电平和一个不同电平，且符合要判断的升降沿趋势，相位选择状态机确定第一时钟处于所述接收到的信号时钟的升降沿。本发明实施例提供的LVDS数据恢复方法，能够通过时钟边沿的准确获取，达到准确调整采样时钟相位的效果，进而保证采样时钟的边沿对准需要采样的数据的中心，在高速传输的情况下，保证数据采样的准确性。附图说明图1为现有技术的第一种LVDS数据恢复的原理图；图2为现有技术的第二种LVDS数据恢复的原理图；图3为现有技术的第三种LVDS数据恢复的原理图；图4a是低速信号传输的情况下现有技术的LVDS数据采样状态图；图4b是低速信号传输的情况下现有技术的LVDS数据采样状态图；图5是本发明实施例LVDS数据采样的原理图；图6是本发明实施例提供的LVDS数据恢复电路的结构图；图7是本发明实施例LVDS数据恢复方法中边缘确定的状态图；图8是本发明实施例提供的LVDS数据恢复电路的另一种实施例的结构图；图9是本发明实施例LVDS数据恢复方法的流程图。具体实施方式下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。本发明实施例的核心思想在于，在低压差分信号LVDS系统中，在接收侧，以TxCk作为参考时钟生成频率为TxCk频率M倍的时钟MxCk，同时采用两路和MxCK相同频率但相位不同的时钟与采样时钟MxCK一起对传输信号的时钟TxCK进行采样，并根据采样结果确定TxCK的边沿信息，从而确定最佳的MxCK采样相位。图5是本发明实施例LVDS数据采样的原理图；图6是本发明实施例提供的LVDS数据恢复电路的结构图。下面结合图5和图6对本发明实施例的LVDS数据采样进行具体描述。如图6所示，LVDS数据恢复电路包括相位选择状态机FSM、锁相环PLL以及三个采样时钟电路，分别产生MxCK、MxCKe和MxCKl三路采样时钟，MxCK作为基准时钟，其他两路作为辅助采样时钟，选择状态机FSM控制选择这三路时钟的相位。这三个时钟的相位可以具有相同的相位差，也可以具有不同的相位差。在一个例子中，图示的电路中PLL输出8种相位的时钟，即Ph0-Ph7；并且，三个时钟的相位排列可以如表1所示：表1FSM控制三个时钟同时对TXCK进行采集，并且输出三个时钟MxCKe、MxCK和MxCKl采集到的电平D1e、D1和D1l。由于三者是同一时刻对时钟信号进行采样，并且三者之间相差了同样的相位差，所以D1e、D1和D1l可能相同，也可能不相同。以图5为例，若同一时刻三个时钟采集到的电平都是低电平，也就是说D1e、D1和D1l都为0，三者组成的电平组合为000，则此时确定MxCK采用当前的相位，没有对准TXCK的上升沿。此时，FSM调整三个采样时钟电路输出时钟的相位，例如按照表1中的相位组合顺序进行调整，例如，当MxCKe、MxCK和MxCKl分别采用Ph7、Ph0、Ph1时，采样到的电平信号为000，则更换后的三个时钟MxCKe、MxCK和MxCKl的相位为Ph2、Ph3、Ph4，采用该种相位组合继续对TXCK进行采集，如果此次采样到的电平组合仍然是000，则继续按照表1中的顺序更换下一组相位。如果在更换了一种相位组合后，假设MxCKe、MxCK和MxCKl的相位分别为Ph2、Ph3、Ph4时，采样到的电平组合为011，则此时可认定MxCK恰好对准TXCK的上升沿。此时，FSM将基准采样时钟MxCK的当前相位Ph3记录，并在Ph3的基础上增加90°(π/2)，做为正式对数据采样的时钟的相位。如果在更换了一种相位组合后，假设MxCKe、MxCK和MxCKl的相位分别为Ph1、Ph2、Ph3时，采样到的电平组合为001，则此时MxCK可能并没有对准TXCK的上升沿。在一个例子中，FSM将控制基准采样时钟MxCK按照当前相位Ph2对时钟TXCK进行采样时，考虑对MxCK的采样时间进行延时deltaT，在延时deltaT后，再次对TXCK进行采样。如果FSM读取到此时MXCK采样到的电平为1，且MxCKe采样到的电平仍然为0，则表示，此时MXCK对准TXCK的上升沿，此时，FSM将基准采样时钟MxCK的当前相位Ph2记录，并在Ph3的基础上增加90°(π/2)，做为正式对数据采样的时钟的相位。deltaT通常选择100～200ps之间的时间长度。如果在更换了一种相位组合后，假设MxCKe、MxCK和MxCKl的相位分别为Ph1、Ph2、Ph3时，采样到的电平组合为001，则此时MxCK并没有对准TXCK的上升沿。此时，FSM将控制基准采样时钟MxCK仍然按照当前相位Ph2对时钟TXCK进行采样，但是对MxCK的采样时间进行延时deltaT,在延时deltaT后，再次对TXCK进行采样。如果FSM读取到此时MXCK采样到的电平仍然为0，且MxCKe采样到的电平仍然为0，则FSM将控制基准采样时钟MxCK仍然按照当前相位Ph2对时钟TXCK进行采样，但是对MxCK的采样时间再次进行延时deltaT，此时MXCK对准TXCK的上升沿，如果FSM读取到此时MXCK采样到的电平为1，且MxCKe采样到的电平仍然为0，则表示，此时MXCK对准TXCK的上升沿，此时，FSM将基准采样时钟MxCK的当前相位Ph2记录，并在Ph3的基础上增加90°(π/2)，做为正式对数据采样的时钟的相位。deltaT通常选择100～200ps之间的时间长度。表2列出了在读取到000后，重新选择相位后可能出现的电平读取结果。状态MxCKD1eD1D1lPhaseQ0Pha00XQ1Phb0x1Q2PhcX11表2本发明实施例中FSM的控制状态，可参考表3。D1eD1D1l相位动作和状态000相位递增寻找上升沿001保持到下一次上升沿对准核查010复位错误数据011保持到下一次上升沿对准核查100保持到下一次下降沿对准核查101复位错误数据110保持到下一次下降沿对准核查111相位递增寻找下降沿表3相位选择有限状态机(FSM)在图7的本发明实施例中，三个采样电路的相位可以在PLL可供以选择的8种相位之间进行循环。根据需要PLL，可以输出更多的相位，也可以相应更新，提高相位确定的精确度。在一个例子中，为了提高相位输出的精确度，选择DLL作为相位输出的电路，如图8所示。这里不多介绍。前述的实施例描述了通过三路采样时钟确定TxCK的上升沿信息，从而确定最佳的MxCK采样相位。类似地，也可以通过多路采样时钟确定TxCK的下降沿信息，从而确定最佳的MxCK采样相位。假设FSM控制三个时钟同时对TXCK进行采集，并且输出三个时钟MxCKe、MxCK和MxCKl采集到的电平D1e、D1和D1l，由于三者是同一时刻对时钟信号进行采样，并且三者之间相差了同样的相位差，所以D1e、D1和D1l可能相同，也可能不相同。若同一时刻三个时钟采集到的电平都是高电平，也就是说D1e、D1和D1l都为1，三者组成的电平组合为111，则此时确定MxCK在采用当前的相位的情况下，没有对准TXCK的下降沿。此时，FSM调整三个采样时钟电路输出时钟的相位，例如按照表1中的相位组合顺序进行调整，例如，当MxCKe、MxCK和MxCKl分别采用Ph7、Ph0、Ph1时，采样到的电平信号为111，则更换后的三个时钟MxCKe、MxCK和MxCKl的相位为Ph2、Ph3、Ph4，采用该种相位组合继续对TXCK进行采集，如果此次采样到的电平组合仍然是111，则继续按照表1中的顺序更换下一组相位。如果在更换了一种相位组合后，假设MxCKe、MxCK和MxCKl的相位分别为Ph2、Ph3、Ph4时，采样到的电平组合为100，则此时可认定MxCK恰好对准TXCK的下降沿。此时，FSM将基准采样时钟MxCK的当前相位Ph3记录，并在Ph3的基础上增加90°(π/2)，做为正式对数据采样的时钟的相位。如果在更换了一种相位组合后，假设MxCKe、MxCK和MxCKl的相位分别为Ph1、Ph2、Ph3时，采样到的电平组合为110，则此时MxCK可能并没有对准TXCK的上升沿。在一个例子中，FSM将控制基准采样时钟MxCK按照当前相位Ph2对时钟TXCK进行采样时，考虑对MxCK的采样时间进行延时deltaT，在延时deltaT后，再次对TXCK进行采样。如果FSM读取到此时MXCK采样到的电平为0，且MxCKe采样到的电平仍然为1，则表示，此时MXCK对准TXCK的下降沿，此时，FSM将基准采样时钟MxCK的当前相位Ph2记录，并在Ph3的基础上增加90°(π/2)，做为正式对数据采样的时钟的相位。deltaT通常选择100～200ps之间的时间长度。如果在更换了一种相位组合后，假设MxCKe、MxCK和MxCKl的相位分别为Ph1、Ph2、Ph3时，采样到的电平组合为110，则此时MxCK并没有对准TXCK的上升沿。此时，FSM将控制基准采样时钟MxCK仍然按照当前相位Ph2对时钟TXCK进行采样，但是对MxCK的采样时间进行延时deltaT,在延时deltaT后，再次对TXCK进行采样。如果FSM读取到此时MXCK采样到的电平仍然为1，且MxCKe采样到的电平仍然为0，则FSM将控制基准采样时钟MxCK仍然按照当前相位Ph2对时钟TXCK进行采样，但是对MxCK的采样时间再次进行延时deltaT，此时MXCK对准TXCK的上升沿，如果FSM读取到此时MXCK采样到的电平为0，且MxCKe采样到的电平仍然为1，则表示，此时MXCK对准TXCK的上升沿，此时，FSM将基准采样时钟MxCK的当前相位Ph2记录，并在Ph3的基础上增加90°(π/2)，做为正式对数据采样的时钟的相位。deltaT通常选择100～200ps之间的时间长度。图9是本发明实施例LVDS数据恢复方法的流程图。如图9所示，基于上述的电路，本发明实施例提供了一种LVDS数据恢复方法，所述方法包括：901，同时采用三个时钟对接收到的信号时钟进行采样，所述三个时钟频率相同但相位不同，分别为第一时钟、第二时钟和第三时钟；902，根据同一时刻所述三个时钟对所述接收到的信号时钟的采样电平，判断所述第一时钟是否处于所述接收到的信号时钟的升降沿；903，在判定所述第一时钟处于所述接收到的信号时钟的升降沿之后，调整所述第一时钟的相位，并按照调整后的所述第一时钟的相位采集接收到的数据信号。其中，结合前述的实施例，可出看出，所述第三个时钟之间的相位差优选相同，所述升降沿是上升沿或下降沿。其中，步骤902中，进一步包括：根据同一时刻所述三个时钟对所述接收到的信号时钟的采样电平为三个相同数值的电平，调整三个时钟的相位；以及根据同一时刻所述三个时钟对所述接收到的信号时钟的采样电平为三个不同数值的电平，确定所述第一时钟处于所述接收到的信号时钟的升降沿。对所述三个不同相位的时钟延时第一时间后，再对所述接收到的信号时钟进行采样。优选的，步骤903具体为，当重新采样得到的采样电平为两个相同电平和一个不同电平，且符合要判断的升降沿趋势，则确定第一时钟处于所述接收到的信号时钟的升降沿。进一步，参考前述的对电路的实施例的描述，所述三个不同相位的时钟，按照第一相位组合对接收到的信号时钟进行采样，所述第一相位组合包含三个相位差值相同的相位；当所述三个不同相位的时钟，采样到的电平组合为000时；所述三个不同相位的时钟，按照第二相位组合对接收到的信号时钟进行采样，所述第二相位组合包含三个相位差值相同的相位；当所述三个不同相位的时钟，采样到的电平组合为011时；判定所述第一时钟是否处于所述接收到的信号时钟的上升沿。若所述当所述三个不同相位的时钟，采样到的电平组合为001，则对所述三个不同相位的时钟延时第一时间后，再对所述接收到的信号时钟进行采样；延时后，若所述三个不同相位的时钟，采样到的电平组合为011；判定所述第一时钟是否处于所述接收到的信号时钟的上升沿。在另一种实施例中，所述根据同一时刻所述三个不同相位的时钟对所述接收到的信号时钟的采样电平，判断所述第一时钟是否处于所述接收到的信号时钟的上升沿；具体包括：所述三个不同相位的时钟，按照第一相位组合对接收到的信号时钟进行采样，所述第一相位组合包含三个相位差值相同的相位；当所述三个不同相位的时钟，采样到的电平组合为111时；所述三个不同相位的时钟，按照第二相位组合对接收到的信号时钟进行采样，所述第二相位组合包含三个相位差值相同的相位；当所述三个不同相位的时钟，采样到的电平组合为100时；判定所述第一时钟是否处于所述接收到的信号时钟的下降沿。所述三个不同相位的时钟，按照第二相位组合对接收到的信号时钟进行采样，所述第二相位组合包含三个相位差值相同的相位；之后，若所述当所述三个不同相位的时钟，采样到的电平组合为110，则对所述三个不同相位的时钟延时第一时间后，再对所述接收到的信号时钟进行采样；延时后，若所述三个不同相位的时钟，采样到的电平组合为100；判定所述第一时钟是否处于所述接收到的信号时钟的下降升沿。本发明实施例提供的LVDS数据恢复方法，能够通过时钟边沿的准确获取，达到准确调整采样时钟相位的效果，进而保证采样时钟的边沿对准需要采样的数据的中心，在高速传输的情况下，保证数据采样的准确性。专业人员应该还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。结合本文中所公开的实施例描述的方法或算法的步骤可以用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或
技术领域：
内所公知的任意其它形式的存储介质中。以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。当前第1页1 2 3