一种适合深度并行数据处理的无线Mesh网路由节点装置制造方法
【专利摘要】本发明提供了一种适合深度并行数据处理的无线mesh网络路由节点装置，装置以多网络处理器及FPGA核心电路构成的电路结构为中心，包括：FPGA控制电路、网络处理器核心电路NP1、无线网卡模块1、天线1、Flash闪存电路1、DDR内存电路1、网络处理器核心电路NP2、无线网卡模块2、天线2、Flash闪存电路2、DDR内存电路2、SRAM内存1、SRAM内存2、太阳能/市电可切换供电电路、以太网接口电路1、以太网接口电路2、串行接口组成。对称的多网络处理器结构及以FPGA为核心的控制电路能可适合无线Mesh网路中节点装置的并行数据处理，可应用于在有市电供给或无市电供给情况下的野外mesh网络组网的需要。
【专利说明】一种适合深度并行数据处理的无线Mesh网路由节点装置
[0001]
【技术领域】
[0002]本发明属于无线mesh通信网络【技术领域】，特别涉及一种适合深度并行数据处理的无线Mesh网路由节点装置。
[0003]
【背景技术】
[0004]无线Mesh网络(Wireless Mesh Networks，亦称无线网状网、无线网格网等)是一种基于多跳路由、对等网技术的新型网络结构，作为一种无线互联的通信技术得到越来越广泛的应用。主要由两种网络节点组成:Mesh路由器和Mesh终端，它由Ad-Hoc网络(一种无线多跳网络)发展变化而来，承袭了 Ad-Hoc网络动态扩展、自组网、自配网、自管理以及自愈合等优良特性。
[0005]现有的mesh网络节点装置，多米用单核NPU (Network Processor Uinit网络处理器)或单芯片MNPU (Muticore Network Processor Uinit多核网络处理器)为核心CPU的设计，这类节点装置CPU内部有并行微处理单元，适合于对无线网络封包的转发和路由，但限于CPU的处理能力，在应对深度QoS服务，如:DPI (深度报文解析)等中受到极大的限制。
[0006]本发明Mesh网络节点装置，利用多模技术和一体化结构设计，配合基于TDMA(Time Divis1n Multiple Access时分多址)模型的路由算法，特别是并行路由算法，可有效解决无线Mesh多跳过程中极大损耗，QoS (Quality of Service服务质量)下降问题，在无线性能诸如:传输距离、移动速率、抗干扰、穿透等方面和无线网络安全方面有大幅提高，支持复杂或对安全要求高的环境下开展无线数据传输、无线视频图像监控、IP视频会议、IP音频电话、无线定位、无线数控等业务。此外，便携式及太阳能功能结构单元设计，能满足装置在野外无市电工作状态下的组网应用需要。
[0007]
【发明内容】
[0008]本发明要解决的技术问题是设计一种适合深度并行数据处理的无线Mesh网路由节点装置，多台通过有线或者无线网络接口可组成分布式拓扑结构，可根据用户的组网应用增减，各模块可灵活配置成多种频段要求和标准下的无线mesh网络结构。具备分布式多跳功能，允许网络中节点的自动加入，可接入互联网，能迅速实现无线覆盖，同时，装置亦可应用于在有市电供给或无市电供给情况下的野外mesh网络组网的需要。
[0009]本发明装置以多核网络多核处理器核心电路为中心，包括:FPGA控制电路、网络处理器核心电路NP1、无线网卡模块1、天线l、Flash闪存电路1、DDR内存电路1、网络处理器核心电路NP2、无线网卡模块2、天线2、Flash闪存电路2、DDR内存电路2、SRAM内存1、SRAM内存2、太阳能/市电可切换供电电路、以太网接口电路1、以太网接口电路2、串行接口组成。其中:
FPGA控制电路(I)的一个输入/输出接口 al连接到网络处理器核心电路NPl (2)的一个输入/输出口 d2，网络处理器核心电路NPl (2)的一个输入/输出接口 a2连接到无线网卡模块I (3)的输入/输出接口 b3，无线网卡模块I (3)的输入/输出接口 a3连接到天线I (4)的输入/输出接口；网络处理器核心电路NPl (2)的一个输入/输出接口 b2连接到Flash闪存电路I (5)的输入/输出接口，网络处理器核心电路NPl (2)的一个输入/输出接口 c2连接到DDR内存电路I (6)的输入/输出接口。
[0010]FPGA控制电路(I)的一个输入/输出接口 dl连接到网络处理器核心电路NP2(7)的一个输入/输出口 d3，网络处理器核心电路NP2 (7)的一个输入/输出接口 a5连接到无线网卡模块2 (8)的输入/输出接口 b4，无线网卡模块2 (8)的输入/输出接口 a4连接到天线2 (9)的输入/输出接口；网络处理器核心电路NP2 (7)的一个输入/输出接口 b5连接到Flash闪存电路2 (10)的输入/输出接口，网络处理器核心电路NP2 (7)的一个输入/输出接口 c3连接到DDR内存电路2 (11)的输入/输出接口。
[0011]FPGA控制电路(I)的一个输入/输出接口 bl连接到SRAM内存I (12)的输入/输出口 ；FPGA控制电路(I)的另一个输入/输出接口 Cl连接到SRAM内存2 (13)的输入/输出口，
太阳能/市电可切换供电电路(14)的一个输出接口 b6连接到FPGA控制电路(I)的一个输入接口 el，其另一个输出接口连接到网络处理器核心电路NPl (2)的一个输入接口e2，其还一个输出接口连接到网络处理器核心电路NPl (7)的一个输入接口 e3。
[0012]网络处理器核心电路NPl (2)的一个输入/输出接口 f2连接到以太网接口电路I(15)的输入/输出接口 ；网络处理器核心电路NP2 (7)的一个输入/输出接口 f3连接到以太网接口电路2 (15)的输入/输出接口 ；FPGA控制电路(I)的一个输入/输出接口 Π连接到串行接口(17)的输入/输出端。
[0013]本发明具有以下优点和积极成果:
1、对称的多网络处理器结构及以FPGA为核心的控制电路可适合无线Mesh网路中节点装置的深度并行数据的处理。
[0014]2、可根据需要进行总线扩展，设计多个无线网卡接口，配置2个及以上无线接入和接出点，且多台装置配对使用时，各无线连接可分别独立工作于不同的网络频段(2.4G和5G)和标准(IEEE 802.11 a/g/n)，易用于组建不同协议标准下的复杂快速的mesh无线网络。
[0015]3、装置具备两组以太网络接口，加入联网后，单台可进行远程网络管理、参数设置与控制；多台可组成分布式拓扑结构，并可进行区域化的有线与无线混合式的网络信息管理。
[0016]4、系统采用低功耗设计，具备太阳能供电接口，适用于野外无电力供应情况下作业和组网的需要。
[0017]【专利附图】
【附图说明】
[0018]图1和图2为本发明工作原理框图，图2为图1的补充说明图。
[0019]图1中，1、FPGA控制电路，2、网络处理器核心电路NP1，3、无线网卡模块1，4、天线L 5, Flash闪存电路1，6、DDR内存电路1，7、网络处理器核心电路NP2，8、无线网卡模块2，9、天线2，10、Flash闪存电路2，11、DDR内存电路2，12、SRAM内存1，13、SRAM内存2。
[0020]图2中，1、FPGA控制电路，2、网络处理器核心电路NP1，7、网络处理器核心电路NP2，14、太阳能/市电可切换供电电路，15、以太网接口电路1，16、以太网接口电路2，17、串行接口。
[0021]
【具体实施方式】
[0022]本发明由:图1中，FPGA控制电路(1)、网络处理器核心电路NPl (2)、无线网卡模块I (3)、天线I (4)、Flash闪存电路I (5)、DDR内存电路I (6)、网络处理器核心电路NP2
(7)、无线网卡模块2 (8)、天线2 (9)、Flash闪存电路2 (10)、DDR内存电路2 (11)、SRAM内存I (12)、SRAM内存2 (13)，和图2中，太阳能/市电可切换供电电路(14)、以太网接口电路I (15)、以太网接口电路2 (16)、串行接口(17)组成，其中:
FPGA控制电路中的核心FPGA采用Altera公司Cyclone器件EP1C12，其与网络处理器核心电路NP的连接采用以太网总线方式，亦可根据需要采用其他高速总线方式连接。
[0023]网络处理器核心电路NPl、NP2均采用Atheros公司的单核心网络处理器AR7240，集成MIPS 24k 32位嵌入式处理器核心，主频400MHz。无线网卡模块核心芯片采用Atheros高性能2.4GHz频段低功耗CMOS工艺AR9285，天线采用两组频段范围2400?2483MHz、增益15dB1、驻波比< 1.5，输入阻抗50 Ω。
[0024]Flash闪存电路容量为8MB的MX25L6405与网络处理器核心电路NPl中的连接采用SPI总线，DDR内存芯片容量为32MB的HYOTU561622。
[0025]如图1所示，FPGA控制电路(I)的一个输入/输出接口 al连接到网络处理器核心电路NPl (2)的以太网输入/输出接口 d2，网络处理器核心电路NPl (2)的一个输入/输出接口 a2通过mini PC1-E标准总线连接到无线网卡模块I (3)的输入/输出接口 b3，通过总线扩展，可接入2个以上无线网卡模块，无线网卡模块I (3)的输入/输出接口 a3连接到天线I (4)的输入/输出接口；网络处理器核心电路NPl (2)的一个输入/输出接口b2通过SPI总线连接到Flash闪存电路I (5)的SPI接口，网络处理器核心电路NPl (2)的内存总线接口 c2连接到DDR内存电路I (6)的内存总线接口。
[0026]FPGA控制电路(I)的一个输入/输出接口 dl连接到网络处理器核心电路NP2(7)的以太网输入/输出接口 d3，网络处理器核心电路NP2 (7)的一个输入/输出接口 a5通过mini PC1-E标准总线连接到无线网卡模块2 (8)的输入/输出接口 b4，通过总线扩展，可接入2个以上无线网卡模块，无线网卡模块2 (8)的输入/输出接口 a4连接到天线2
(9)的输入/输出接口 ；网络处理器核心电路NP2 (7)的一个输入/输出接口 b5通过SPI总线连接到Flash闪存电路2 (10)的输入/输出接口，网络处理器核心电路NP2 (7)的内存总线接口 c3连接到DDR内存电路2 (11)的内存总线接口。
[0027]FPGA控制电路(I)的一个输入/输出接口 bl连接到SRAM内存I (12)的输入/输出口 ；FPGA控制电路(I)的另一个输入/输出接口 Cl连接到SRAM内存2 (13)的输入/输出口。
[0028]如图2所示，市电或者太阳能供电系统通过太阳能/市电可切换供电电路(14)的转换，通过一个输出接口 a6供给FPGA控制电路(I)工作电能，另一个输出接口 b6供给网络处理器核心电路NPl (2)的工作电能，一个输出接口 c4供给网络处理器核心电路NPl (7)的工作电能。
[0029]网络处理器核心电路NPl (2)的总线及控制接口 f2连接到以太网接口电路I (3)的总线及控制接口 ；网络处理器核心电路NP2 (7)的总线及控制接口 f3连接到以太网接口电路2 (16)的总线及控制接口 ；FPGA控制电路(I)的调试接口 fl连接到串行接口(17)的输入/输出端，串行接口用于FPGA控制电路(I)工作信息的输入与输出。
【权利要求】
1.一种适合深度并行数据处理的无线Mesh网路由节点装置，其特征在于:以多网络处理器及FPGA核心电路构成的电路结构为中心，具体包括:FPGA控制电路(1)、网络处理器核心电路NPl (2)、无线网卡模块I (3)、天线I (4)、Flash闪存电路I (5)、DDR内存电路I (6)、网络处理器核心电路NP2 (7)、无线网卡模块2 (8)、天线2 (9)、Flash闪存电路2(10)、DDR内存电路2 (11)、SRAM内存I (12)、SRAM内存2 (13)，太阳能/市电可切换供电电路(14)、以太网接口电路I (15)、以太网接口电路2 (16)、串行接口(17)，其中: FPGA控制电路(I)的一个输入/输出接口 al连接到网络处理器核心电路NPl (2)的一个输入/输出口 d2，网络处理器核心电路NPl (2)的一个输入/输出接口 a2连接到无线网卡模块I (3)的输入/输出接口 b3，无线网卡模块I (3)的输入/输出接口 a3连接到天线I (4)的输入/输出接口；网络处理器核心电路NPl (2)的一个输入/输出接口 b2连接到Flash闪存电路I (5)的输入/输出接口，网络处理器核心电路NPl (2)的一个输入/输出接口 c2连接到DDR内存电路I (6)的输入/输出接口 ； FPGA控制电路(I)的一个输入/输出接口 dl连接到网络处理器核心电路NP2 (7)的一个输入/输出口 d3，网络处理器核心电路NP2 (7)的一个输入/输出接口 a5连接到无线网卡模块2 (8)的输入/输出接口 b4，无线网卡模块2 (8)的输入/输出接口 a4连接到天线2 (9)的输入/输出接口；网络处理器核心电路NP2 (7)的一个输入/输出接口 b5连接到Flash闪存电路2 (10)的输入/输出接口，网络处理器核心电路NP2 (7)的一个输入/输出接口 c3连接到DDR内存电路2 (11)的输入/输出接口 ； FPGA控制电路(I)的一个输入/输出接口 bl连接到SRAM内存I (12)的输入/输出口 ；FPGA控制电路(I)的另一个输入/输出接口 Cl连接到SRAM内存2 (13)的输入/输出P, 太阳能/市电可切换供电电路(14)的一个输出接口 b6连接到FPGA控制电路(I)的一个输入接口 el，其另一个输出接口连接到网络处理器核心电路NPl (2)的一个输入接口e2，其还一个输出接口连接到网络处理器核心电路NPl (7)的一个输入接口 e3 ； 网络处理器核心电路NPl (2)的一个输入/输出接口 f2连接到以太网接口电路I (15)的输入/输出接口 ；网络处理器核心电路NP2 (7)的一个输入/输出接口 f3连接到以太网接口电路2 (15)的输入/输出接口 ；FPGA控制电路(I)的一个输入/输出接口 fl连接到串行接口(17)的输入/输出端。
2.根据权利要求1所述的一种适合深度并行数据处理的无线Mesh网路由节点装置，其特征在于:所述的网络处理器核心电路NP1、网络处理器核心电路NP2中所采用的核心处理器为单核心网络处理器，核心电路根据需要扩展为由更多网络处理器核心电路ΝΡη，η彡2所组成的并行度更高的对称处理结构；对称的多网络处理器结构及以FPGA为核心的控制电路，以及运行于FPGA之上的并行调度算法，适合无线Mesh网路中节点装置的深度并行数据处理，网络处理器核心电路NPl与网络处理器核心电路ΝΡ2通过FPGA控制的SRAM实现数据交换。
3.根据权利要求1所述的一种适合深度并行数据处理的无线Mesh网路由节点装置，其特征在于:所述的网络处理器核心电路ΝΡη，η=1，2的输入/输出接口 a2和a5通过miniPC1-E标准总线分别连接到无线网卡模块n，n=l，2的输入/输出接口 b3和b4，该结构可级联扩展到无线网卡模块数n>2的情况，且各无线网卡分别独立工作于不同的网络频段一2.4G 和 5G 和标准一 IEEE 802.11 a/g/n 下。
4.根据权利要求1所述的一种适合深度并行数据处理的无线Mesh网路由节点装置，其特征在于:所述的太阳能/市电切换供电电路(14)根据供电情况自动调整节能工作状态。
【文档编号】H04L12/771GK104506447SQ201510015441
【公开日】2015年4月8日 申请日期:2015年1月13日 优先权日:2015年1月13日
【发明者】谢银波, 杨剑锋, 郭成城 申请人:武汉大学