发射机及信号输出方法与流程

本发明涉及移动通讯领域，特别是涉及一种发射机及信号输出方法。

背景技术：

随着长期演进技术升级版(LTE-Advanced，简称为LTE-A)成功商用，下一代5G标准蓄势待发，各设备厂商以及运营商对移动射频系统的需求也不断升级。当前全球2G、3G以及4G LTE的总频段量达到了40余个，且为获取频带资源，需要支持载波聚合(Carrier Aggregation，简称为CA)以及多天线(MIMO)等技术，需要无线基站具备宽带宽、高效率、灵活可配置等特性，这极大地增加了射频前端的复杂性。基于非线性元件的线性放大技术(Linear Amplification with Nonlinear Components，简称为LINC)的高效发射机是理想的解决方案，能够满足移动通讯系统未来演进的需求。

现代通信系统采用非恒定包络调制方式，传统发射机方案采用功率回退来满足其线性度的要求，导致其发射机效率严重降低。而LINC技术(非线性元件的线性放大技术)自从提出以来，由于其具有极高的效率与线性，被认为是最具潜力的发射机技术之一。其主要涉及的编码调制技术被称为异相(Outphasing)技术，于1935年被提出，其思想是将输入信号S拆分为2路恒包络信号S1和S2，然后使用非线性高效率的功率放大器(PA)对恒包络信号进行放大，最后在合路器进行输出。图1是现有技术中LINC发射机的基本构架的示意图，如图1所示，基带数字处理器将单路高峰均比信号分解为两路恒包络信号，通过dac、IQ调制器后输出给非线性功放，后进过合路器，重新恢复出原信号。其分解原理如图2所示，将调幅调相特性的带限信号S(t)＝r(t)·e^-jθ(t)，0≤r(t)≤r_max，其中r_max为输入信号幅度的最大值， 经过信号分离器(Signal Components Separator，简称为SCS)信号分离后产生如下两路信号：

令

在对传统LINC技术的研究和实践中，发明人发现现有技术有以下的不足：

1、结构复杂，包含多个模拟元件，如需要数模转换器(DAC)，与模拟调制器，即使采用IC工艺也难于集成、封装。

2、由于使用dac与大量模拟链路造成成本高昂，特别是由于采用outphasing算法后带宽拓宽，对dac带宽要求也大大提升，需要采用性能更好的dac，必然会带来成本的提升。

3、由于链路复杂，必然会引入大量的非线性性，此外链路平衡性也难以控制，必然导致输出的非线性性大大增加。

技术实现要素：

鉴于现有技术中的上述问题，提出了本发明以便提供一种克服上述问题或者至少部分地解决上述问题的发射机及信号输出方法。

本发明提供一种发射机，包括：

编码调制器，用于将输入的基带信号转换为两路恒包络信号，并通过数字信号调制器DSM编码和脉宽调制器PWM编码将两路恒包络信号由多比特信号转换为单比特信号；

数字上变频模块，用于在数字域对编码调制器输出的两路单比特信号进行上变频，将两路单比特信号搬移至载波频率，并将每路单比特信号的单比特IQ复数信号合并为单比特实信号，输出到高速串行发射器模块；

高速串行发射器模块，用于将两路恒包络信号从数字信号转换为模拟信 号，并输出到带通滤波器；

带通滤波器，用于将编码调制器调制进来的带外信号滤除，并恢复出异相分解后的两路恒包络信号，其中，带通滤波器的通带带宽为编码调制器转换两路恒包络信号的分解带宽；

功放模块，用于对带通滤波器输出的两路恒包络信号进行功率放大；

无源合路模块，用于将功放模块输出的两路恒包络信号进行合路并输出。

本发明还提供了一种信号输出方法，包括：

编码调制器将输入的基带信号转换为两路恒包络信号，并通过数字信号调制器DSM编码和脉宽调制器PWM编码将两路恒包络信号由多比特信号转换为单比特信号；

数字上变频模块在数字域对编码调制器输出的两路单比特信号进行上变频，将两路单比特信号搬移至载波频率，并将每路单比特信号的单比特IQ复数信号合并为单比特实信号，输出到高速串行发射器模块；

高速串行发射器模块将两路恒包络信号从数字信号转换为模拟信号，并输出到带通滤波器，带通滤波器将编码调制器调制进来的带外信号滤除，并恢复出异相分解后的两路恒包络信号，输入到功放模块，其中，带通滤波器的通带带宽为编码调制器转换两路恒包络信号的分解带宽；

功放模块对带通滤波器输出的两路恒包络信号进行功率放大，并输入到无源合路模块，无源合路模块将功放模块输出的两路恒包络信号进行合路并输出。

本发明有益效果如下：

通过对原有LINC发射机进行修改，引入数字发射机的概念，在保证高效率的条件下简化发射机链路，通过使用数字调制技术取代原有的模数转换器、IQ调制器以及大量的射频链路，其结构复杂度、发射机成本将大大降低，便于集成、商用；此外数字域输出信号频率较高使得支路时延的调整精度较高，利于支路平衡性的调制。与直接使用PWM/DSM调制的数字发射机相比，本发 明实施例的技术方案由于在功放前可以滤出带外信号，大大提升了编码效率，且在合路输出处，由于outphasing算法的特殊性，带外的噪声被抵消，使得该系统的数字预失真容易实现。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：

图1是现有技术中的LINC发射机的基本构架的示意图；

图2是现有技术中的OUTPHASING分解的矢量示意图；

图3是本发明实施例的发射机的结构示意图；

图4是本发明实施例的高效发射机的原理示意图；

图5是本发明实施例的发射机的详细结构示意图；

图6是本发明实施例的OUTPHASING处理模块的结构示意图；

图7是本发明实施例的DSM/PWM编码模块的结构示意图；

图8是本发明实施例的信号输出方法的流程图。

具体实施方式

下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。

为了解决现有技术中的上述问题，本发明提供了一种Outphasing与DSM/PWM组合实现的编码调制器以及由其构成的单比特全数字发射机装置：通过在低采样率下Outphasing分解，高采样率上DSM/PWM编码、调制。再通过滤波器恢复恒包络信号，输出给高效率的LINCPA。以下结合附图以及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不限定本发明。

装置实施例

根据本发明的实施例，提供了一种发射机，图3是本发明实施例的发射机的结构示意图，如图3所示，根据本发明实施例的发射机包括：编码调制器(即下属数字编码调制器)30、数字上变频模块31、高速串行发射器模块32、带通滤波器33、功放模块(即下述LINCPA)34、以及无源合路模块35，以下对本发明实施例的各个模块进行详细的说明。

编码调制器30，用于将输入的基带信号转换为两路恒包络信号，并通过数字信号调制器DSM编码和脉宽调制器PWM编码将两路恒包络信号由多比特信号转换为单比特信号；编码调制器30具体包括：异相处理模块和编码模块，具体地：

异相处理模块，用于对输入的一路基带信号进行过采样，并通过信号分离算法进行异相分解，将一路基带信号转换为两路恒包络信号；异相处理模块具体用于：使用坐标旋转数字计算方法提取输入的基带信号的相位与幅度信息，通过查表将幅度信息转换为相位信息，最后将两种相位信息输入到相位调制器，输出两路恒包络信号。

编码模块，用于通过DSM编码对两路恒包络信号进行过采样和噪声成形处理，对噪声成形处理后的信号进行PWM处理，并进行并串转换。编码模块具体包括：DSM编码模块和PWM编码模块，具体地：

DSM编码模块，用于通过DSM编码对两路恒包络信号进行过采样和噪声成形处理，将两路恒包络信号的比特由M比特压缩到N比特，其中，1＜N＜ M；

PWM编码模块，用于将N比特的两路恒包络信号作为查表地址进行查表操作，并进行数据的并串转换，根据查表结果，输出两路单比特信号(该单比特信号为IQ复数信号)。

数字上变频模块31，用于在数字域对编码调制器30输出的两路单比特信号进行上变频，将两路单比特信号搬移至载波频率，并将每路单比特信号的单比特IQ复数信号合并为单比特实信号，输出到高速串行发射器模块32；

高速串行发射器模块32，用于将两路恒包络信号从数字信号转换为模拟信号，并输出到带通滤波器33；

带通滤波器33，用于将编码调制器调制进来的带外信号滤除，并恢复出异相分解后的两路恒包络信号，其中，所述带通滤波器的通带带宽为所述编码调制器转换两路恒包络信号的分解带宽

也就是说，带通滤波器为了让功放高效输出就要求滤波后的信号是恒包络，为了提升整体系统效率，就要求尽量滤除带外信号，故该，带通滤波器的通带带宽为异相处理模块进行outphasing的分解带宽。

功放模块34，用于对带通滤波器33输出的两路恒包络信号进行功率放大；

无源合路模块35，用于将功放模块34输出的两路恒包络信号进行合路并输出。无源合路模块35包括：隔离合路器、或者非隔离合路器。

以下结合附图，对本发明实施例的上述技术方案进行详细说明。

图4是本发明实施例的高效发射机的原理示意图，如图4所示，主要包含三个部分：数字编码调制器(Digital Encode Modulator)、滤波器以及LINCPA。数字调制器在数字域完成数字调制，产生调制的数字信号，通过滤波生成两路恒包络信号去驱动LINCPA，LINCPA主要工作在饱和区域，具有高效率、灵活可重构、高线性等特征。

数字发射机编码调制器主要有三种：OUTPHASING分解、数字信号调制器(Delta-sigma modulator，简称为DSM)和脉宽调制器(pulse-width modulator，简称为PWM)。

OUTPHASING分解，通过信号分离算法(SCS)将高峰均比信号(包络变化很大)，变成两路恒包络信号。虽然两路都会产生占据分解带宽的噪声信号，但是通过LINCPA合路后，噪声将互相抵消。

DSM通过过采样(即相对于信号带宽，采样率要高出很多倍)和噪声成形技术(量化噪声主要分布在带外，带内噪声低)，可以将多比特的输入信号调制为低比特输出信号，同时可以保持信号的信号噪声比(Signal to Noise Ratio，简称为SNR)性能。

PWM将信号与一定频率的比较波进行比较，根据比较结果从而产生低比特或者单比特的输出信号，也是一种信号编码调制技术。

通过信号分离算法(SCS)可以将变包络信号变为两路恒包络信号，再对这两路信号进行后面两种编码技术(DSM/PWM)，将这个恒包络的多比特信号，转换为单比特信号，之后通过带通滤波后，输入LINCPA。与传统发射机架构相比，通过(DSM/PWM)可以省掉DAC(Digital to Analog Converter)以及模拟上变频结构，而之后可以通过滤波器恢复出恒包络信号，进一步提升编码效率。结合高效率的LINCPA，获得很高的功放效率。

图5是本发明实施例的发射机的详细结构示意图，如图5所示，具体包括：

OUTPHASING处理模块，对基带信号进行过采样，在较低的采样率下，对信号进行OUTPHASING分解，将一路信号变为两路恒包络信号，这两路信号都包含原始信号的信息，以及相位相反的噪声信号，当通过合路器时，相反相位的噪声信号互相抵消，从而恢复出原信号。

如图5所示，502模块为OUTPHASING处理模块，对输入的高峰均比信号的幅度信息，转化成了两路子信号S1和S2的附加相位信息。其中，如图6所示，在OUTPHASING处理模块中，601使用cordic算法提取输入信号的相位与幅度信息，通过602查表将幅度信息转换为相位信息，最后将两种相位信息输入给调相器603，输出两路恒宝络的调相信号。

DSM\PWM处理模块，DSM处理模块主要是将之前两路的M比特恒包络数据进行过采样和噪声成形处理，压缩到N比特(M>N)，确保近端底噪足够低。之后采用查表方法实现PWM信号的编码调制。使用输入的N比特数据作为查找表的地址，查表后输出的内容作为PWM脉宽调制信号。这里需要说明的是，PWM处理模块在实现输入数据查表的过程中，同时实现了数据的并串转换，将N比特数据转换为单比特输出，在多电平应用场合，也可以输出多比特，但是比特数是小于N的，数据速率也提高为原理的2^N倍。

具体地，如图5所示，503模块为DSM/PWM编码模块，对输入信号的多bit信号进行编码调制，进行噪声成形处理，其输入信号M比特数据，输出信号为N比特的信号(M>N)。其中，如图7所示，701为DSM编码模块，该模块对量化噪声进行成形滤波，可以是一阶、二阶甚至高阶噪声成形，输出的为N比特型号。702模块为PWM模块，对输入信号进行PWM处理，并实现并串转换，其输入信号为N比特信号，输出信号为单比特。

数字上变频模块504，在数字域实现“采样率/4”上变频功能，将信号搬移至载波频率的同时，将IQ复数信号合并为单路实信号输出，其中，采样率是指PWM处理模块输出信号的数据速率。

高速串行发射器(Serdes)模块505，将信号从数字为模拟。与传统使用DAC器件时隙数模转换有所不同，这里使用的是数字逻辑电路芯片集成的高速串行发射器(Serdes)实现数字信号至模拟信号的转换。

两路带通滤波器506，将PWM/DSM调制产生的带外谐波滤出，而保留带内的OUTPHASING分解出的支路信号，恢复成恒包络的模拟信号。

功放模块507，LINCPA主要指的两路一致性较好高效率功放(C、D、E、F类)，这种功放模块工作在饱和状态，在恒包络信号的驱动下，效率非常高。

无源合路模块508，主要是耦合传输线实现的隔离与非隔离合路器。考虑到提高合路效率，可以根据输入信号的峰均比使用带补偿角的cherix合路器。

下面结合实例，对本发明实施例的上述技术方案进行详细说明。

以输入峰均比为7db的10M信号为例，在采样率Fs＝61.44Msps上分解为两路信号(为保证恒包络特性要求，分带宽为信号带宽的6倍以上)，其数据位宽为16bits。之后通过过采样，在采样率为Fs＝245.76Msps，进行DSM处理后，位宽压缩为4bits，之后经过查表处理后，输出单比特数据，采样率提高为Fs*2^4＝3932.16Msps。

如图7所示的结构中，OUTPHASING与DSM运行工作时钟速率较低很容易实现，使用高阶DSM可以进一步压制近端噪声。而PWM模块则由一个非常小的查找表实现，精度非常高，产生的信号性能也非常好。

PWM输出的信号经过数字上变频后，采样速率提升为Fs＝7864.32Msps,载波频率为Fc＝Fs/4＝1966.08MHz。

数字域的多路单比特信号可以通过多路Serdes实现数字至模拟域的转换，之后通过带通滤波，通带带宽为60M。重新恢复出OUTPHASING恒包络信号送给后级的高效率功放模块实现功率放大。

之后由高效率(有补偿角)cherix隔离合路器合路，提升合路效率，这与传统LINCPA一致，另外，数字部分还有反馈支路，由于OUTPHASING分解合成的特殊性，以及带通滤波器滤除了带外调制信号，使得可以在数字调制之前(OUTPHASING分解之前)完成数字预失真，其方法与传统架构一致。

与传统的使用OUTPHASING分解的LINCPA相比，两者有相似的高效率(在使用含补偿角的cherix合路的情况下)，但是本发明实施例的技术方案改进后的架构中不再需要使用模数转换器(dac)、IQ调制器以及大量的射频链路，其结构复杂度、发射机成本将大大降低，便于集成、商用，此外数字域输出信号频率较高使得支路时延的调整精度较高，利于支路平衡性的调制。与直接使用PWM/DSM调制的数字发射机相比，由于在功放前可以滤出带外信号，大大提升了编码效率，且在合路输出处，由于OUTPHASING算法的特殊性，带外的噪声被抵消，使得该系统的数字预失真容易实现。

方法实施例

根据本发明的实施例，基于上述装置实施例中的发射机，提供了一种信号输出方法，图8是本发明实施例的信号输出方法的流程图，如图8所示，根据本发明实施例的信号输出方法包括如下处理：

步骤801，编码调制器将输入的基带信号转换为两路恒包络信号，并通过数字信号调制器DSM编码和脉宽调制器PWM编码将两路恒包络信号由多比特信号转换为单比特信号；

具体地，步骤801包括如下处理：

步骤1，异相处理模块对输入的一路基带信号进行过采样，并通过信号分离算法进行异相分解，将一路基带信号转换为两路恒包络信号；具体地，异相处理模块使用坐标旋转数字计算方法提取输入的基带信号的相位与幅度信息，通过查表将幅度信息转换为相位信息，最后将两种相位信息输入到相位调制器，输出两路恒包络信号。

步骤2，编码模块通过DSM编码对两路恒包络信号进行过采样和噪声成形处理，对噪声成形处理后的信号进行PWM处理，并进行并串转换。具体包括如下处理：

DSM编码模块通过DSM编码对两路恒包络信号进行过采样和噪声成形处理，将两路恒包络信号的比特由M比特压缩到N比特，其中，1＜N＜M；

PWM编码模块将N比特的两路恒包络信号作为查表地址进行查表操作，并进行数据的并串转换，根据查表结果，将输出两路单比特信号(该单比特信号为IQ复数信号)。

步骤802，数字上变频模块在数字域对编码调制器输出的两路单比特信号进行上变频，将两路单比特信号搬移至载波频率，并将每路单比特信号中的单比特IQ复数信号合并为单比特实信号，输出到高速串行发射器模块；

步骤803，高速串行发射器模块将两路恒包络信号从数字信号转换为模拟信号，并输出到带通滤波器，带通滤波器将编码调制器调制进来的带外信号滤除，并恢复出异相分解后的两路恒包络信号，输入到功放模块；

步骤804，功放模块对带通滤波器输出的两路恒包络信号进行功率放大，并输入到无源合路模块，无源合路模块将功放模块输出的两路恒包络信号进行合路并输出。无源合路模块包括：隔离合路器、或者非隔离合路器。

以下结合附图，对本发明实施例的上述技术方案进行详细说明。

如图4所示，数字调制器在数字域完成数字调制，产生调制的数字信号，通过滤波生成两路恒包络信号去驱动LINCPA，LINCPA主要工作在饱和区域，具有高效率、灵活可重构、高线性等特征。

数字发射机编码调制器主要有三种：OUTPHASING分解、数字信号调制器(Delta-sigma modulator，简称为DSM)和脉宽调制器(pulse-width modulator，简称为PWM)。

OUTPHASING分解，通过信号分离算法(SCS)将高峰均比信号(包络变化很大)，变成两路恒包络信号。虽然两路都会产生占据分解带宽的噪声信号，但是通过LINCPA合路后，噪声将互相抵消。

DSM通过过采样(即相对于信号带宽，采样率要高出很多倍)和噪声成形技术(量化噪声主要分布在带外，带内噪声低)，可以将多比特的输入信号调制为低比特输出信号，同时可以保持信号的信号噪声比(Signal to Noise Ratio，简称为SNR)性能。

PWM将信号与一定频率的比较波进行比较，根据比较结果从而产生低比特或者单比特的输出信号，也是一种信号编码调制技术。

通过信号分离算法(SCS)可以将变包络信号变为两路恒包络信号，再对这两路信号进行后面两种编码技术(DSM/PWM)，将这个恒包络的多比特信号，转换为单比特信号，之后通过带通滤波后，输入LINCPA。与传统发射机架构相比，通过(DSM/PWM)可以省掉DAC(Digital to Analog Converter)以及模拟上变频结构，而之后可以通过滤波器恢复出恒包络信号，进一步提升编码效率。结合高效率的LINCPA，获得很高的功放效率。

图5是本发明实施例的发射机的详细结构示意图，如图5所示，具体包括：

OUTPHASING处理模块对基带信号进行过采样，在较低的采样率下，对信号进行OUTPHASING分解，将一路信号变为两路恒包络信号，这两路信号都包含原始信号的信息，以及相位相反的噪声信号，当通过合路器时，相反相位的噪声信号互相抵消，从而恢复出原信号。

如图5所示，502模块为OUTPHASING处理模块，对输入的高峰均比信号的幅度信息，转化成了两路子信号S1和S2的附加相位信息。其中，如图6所示，在OUTPHASING处理模块中，601使用cordic算法提取输入信号的相位与幅度信息，通过602查表将幅度信息转换为相位信息，最后将两种相位信息输入给调相器603，输出两路恒宝络的调相信号。

DSM\PWM处理模块主要是将之前两路的M比特恒包络数据进行过采样和噪声成形处理，压缩到N比特(M>N)，确保近端底噪足够低。之后采用查表方法实现PWM信号的编码调制。使用输入的N比特数据作为查找表的地址，查表后输出的内容作为PWM脉宽调制信号。这里需要说明的是，PWM处理模块在实现输入数据查表的过程中，同时实现了数据的并串转换，将N比特数据转换为单比特输出。

具体地，如图5所示，503模块为DSM/PWM编码模块，对输入信号的多bit信号进行编码调制，进行噪声成形处理，其输入信号M比特数据，输出信号为N比特的信号(M>N)。其中，如图7所示，701为DSM编码模块，该模块对量化噪声进行成形滤波，可以是一阶、二阶甚至高阶噪声成形，输出的为N比特型号。702模块为PWM模块，对输入信号进行PWM处理，并实现并串转换，其输入信号为N比特信号，输出信号为单比特。

数字上变频模块在数字域实现“采样率/4”上变频功能，将信号搬移至载波频率的同时，将IQ复数信号合并为单路实信号输出，其中，采样率是指PWM处理模块输出信号的数据速率。

高速串行发射器(Serdes)模块将信号从数字为模拟。与传统使用DAC器件时隙数模转换有所不同，这里使用的是数字逻辑电路芯片集成的高速串行 发射器(Serdes)实现数字信号至模拟信号的转换。

两路带通滤波器将PWM/DSM调制产生的带外谐波滤出，而保留带内的OUTPHASING分解出的支路信号，恢复成恒包络的模拟信号。

功放模块LINCPA主要指的两路一致性较好高效率功放(C、D、E、F类)，这种功放模块工作在饱和状态，在恒包络信号的驱动下，效率非常高。

无源合路模块主要是耦合传输线实现的隔离与非隔离合路器。考虑到提高合路效率，可以根据输入信号的峰均比使用带补偿角的cherix合路器。

下面结合实例，对本发明实施例的上述技术方案进行详细说明。

以输入峰均比为7db的10M信号为例，在采样率Fs＝61.44Msps上分解为两路信号(为保证恒包络特性要求，分带宽为信号带宽的6倍以上)，其数据位宽为16bits。之后通过过采样，在采样率为Fs＝245.76Msps，进行DSM处理后，位宽压缩为4bits，之后经过查表处理后，输出单比特数据，采样率提高为Fs*2^4＝3932.16Msps。

如图7所示的结构中，OUTPHASING与DSM运行工作时钟速率较低很容易实现，使用高阶DSM可以进一步压制近端噪声。而PWM模块则由一个非常小的查找表实现，精度非常高，产生的信号性能也非常好。

PWM输出的信号经过数字上变频后，采样速率提升为Fs＝7864.32Msps,载波频率为Fc＝Fs/4＝1966.08MHz。

数字域的多路单比特信号可以通过多路Serdes实现数字至模拟域的转换，之后通过带通滤波，通带带宽为60M。重新恢复出OUTPHASING恒包络信号送给后级的高效率功放模块实现功率放大。

之后由高效率(有补偿角)cherix隔离合路器合路，提升合路效率，这与传统LINCPA一致，另外，数字部分还有反馈支路，由于OUTPHASING分解合成的特殊性，以及带通滤波器滤除了带外调制信号，使得可以在数字调制之前(OUTPHASING分解之前)完成数字预失真，其方法与传统架构一致。

与传统的使用OUTPHASING分解的LINCPA相比，两者有相似的高效率 (都使用含补偿角的cherix合路)，但是本发明实施例的技术方案改进后的架构中不再需要使用模数转换器(dac)、IQ调制器以及大量的射频链路，其结构复杂度、发射机成本将大大降低，便于集成、商用，此外数字域输出信号频率较高使得支路时延的调整精度较高，利于支路平衡性的调制。与直接使用PWM/DSM调制的数字发射机相比，由于在功放前可以滤出带外信号，大大提升了编码效率，且在合路输出处，由于OUTPHASING算法的特殊性，带外的噪声被抵消，使得该系统的数字预失真容易实现。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

在此提供的算法和显示不与任何特定计算机、虚拟系统或者其它设备固有相关。各种通用系统也可以与基于在此的示教一起使用。根据上面的描述，构造这类系统所要求的结构是显而易见的。此外，本发明也不针对任何特定编程语言。应当明白，可以利用各种编程语言实现在此描述的本发明的内容，并且上面对特定语言所做的描述是为了披露本发明的最佳实施方式。

在此处所提供的说明书中，说明了大量具体细节。然而，能够理解，本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。

类似地，应当理解，为了精简本公开并帮助理解各个发明方面中的一个或多个，在上面对本发明的示例性实施例的描述中，本发明的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本发明要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如下面的权利要求书所反映的那样，发明方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本发明的单独实施例。

本领域那些技术人员可以理解，可以对实施例中的客户端中的模块进行自适应性地改变并且把它们设置在与该实施例不同的一个或多个客户端中。可以把实施例中的模块组合成一个模块，以及此外可以把它们分成多个子模块或子单元或子组件。除了这样的特征和/或过程或者单元中的至少一些是相互排斥之外，可以采用任何组合对本说明书(包括伴随的权利要求、摘要和附图)中公开的所有特征以及如此公开的任何方法或者客户端的所有过程或单元进行组合。除非另外明确陈述，本说明书(包括伴随的权利要求、摘要和附图)中公开的每个特征可以由提供相同、等同或相似目的的替代特征来代替。

此外，本领域的技术人员能够理解，尽管在此所述的一些实施例包括其它实施例中所包括的某些特征而不是其它特征，但是不同实施例的特征的组合意味着处于本发明的范围之内并且形成不同的实施例。例如，在下面的权利要求书中，所要求保护的实施例的任意之一都可以以任意的组合方式来使用。

本发明的各个部件实施例可以以硬件实现，或者以在一个或者多个处理器上运行的软件模块实现，或者以它们的组合实现。本领域的技术人员应当理解，可以在实践中使用微处理器或者数字信号处理器(DSP)来实现根据本发明实施例的加载有排序网址的客户端中的一些或者全部部件的一些或者全部功能。本发明还可以实现为用于执行这里所描述的方法的一部分或者全部的设备或者装置程序(例如，计算机程序和计算机程序产品)。这样的实现本发明的程序可以存储在计算机可读介质上，或者可以具有一个或者多个信号的形式。这样的信号可以从因特网网站上下载得到，或者在载体信号上提供，或者以任何其他形式提供。

应该注意的是上述实施例对本发明进行说明而不是对本发明进行限制，并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本发明可以借助于包括有若 干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。