用于在物理传输介质上提供功率节省和干扰缓解的系统和方法与流程

本申请要求于2014年6月18日提交的题为“SYSTEMS AND METHODS FOR PROVIDING POWER SAVINGS AND INTERFERENCE MITIGATION ON PHYSICAL TRANSMISSION MEDIA(用于在物理传输介质上提供功率节省和干扰缓解的系统和方法)”的美国专利申请S/N.14/308,017的优先权，该申请通过援引全部纳入于此。

背景

I.公开领域

本公开的技术一般涉及物理传输介质，并尤其涉及协议栈内的物理层(PHY)。

II.背景

计算设备在当代社会是盛行的。此类计算设备受益于藉由日益复杂的集成电路而实现的日益增加的大量功能性。此类集成电路可以位于印刷电路板上并且通过非瞬态导电元件(例如，物理迹线)来互连。信号被根据开放系统互连(OSI)模型的变型被路由到这些物理迹线上。OSI模型定义了各种抽象层，这些抽象层封装了数字载荷。模型的最低层级是物理层或即PHY，它负责将数字比特流转换成能够在物理迹线上被传送的模拟或伪模拟信号。虽然此类通信可以在印刷电路板上的诸集成电路之间发生，但是集成电路内可能存在较小规模的物理迹线并且这些较小规模的物理迹线也可以具有OSI堆栈，这些OSI堆栈带有它们自身的与跨这些内部迹线被路由的信号相关联的PHY。

不同的PHY可以具有与之相关联的不同的“规则”。例如，一个PHY可以具有比第二PHY大或小的预定义电压电平。电路设计者可以基于有关电路将如何在计算设备内操作的假定来选取特定PHY。例如，若物理迹线越过相对短的距离，那么相比于必须越过较长迹线的情形而言，可以选择较低功率的PHY。

然而，单个集成电路被用于多种不同环境并不罕见。例如，此类集成电路可以被用于智能电话也可以被用于平板。虽然集成电路可以基于设计者的假定而使用针对一种环境优化的PHY，但是该PHY针对第二环境而言可能并不优化。类似地，即使在单种环境中，也可能有改变这些迹线的操作条件并且使得特定的PHY更加或更不具有吸引力的环境状况或操作状况。例如，若具有高速频率合成器的收发机被选择性地激活及置于睡眠，那么该频率合成器可以经由导电或辐射装置在这些迹线的环境中造成电磁干扰(EMI)，但是仅当该频率合成器活跃时才如此。类似地，这些迹线上的信号可以表现为对该计算设备内其他元件的EMI侵略者。相应地，需要能够改进PHY在安装到计算设备内之后的灵活性。

公开概述

详细描述中公开的诸方面包括用于在物理传输介质上提供功率节省和干扰缓解的系统和方法。诸示例性、非限定性方面包括基于操作条件来改变物理层(PHY)配置的能力。通过改变PHY配置，可以降低功耗和电磁干扰(EMI)。例如，若没有EMI风险，那么具有较低电压摆幅信号的PHY可以跨物理导体被发送。相反，若有显著的EMI风险，那么可以使用具有高电压摆幅信号的PHY。然而，即使可能使用了较高电压信号PHY，也可以有净功率节省，因为信号可以避免根据纠错协议被重新发送。还有其他操作条件可以被用来发起不同PHY之间的切换。例如，PHY可以被改变，从而物理导体不充当计算机设备内的EMI侵略者。在另一示例性方面，PHY的参数(诸如转换速率)可以基于操作条件来被修改以节省功率和/或减少干扰。应当领会，如本文中所使用的，改变PHY配置包括在不同PHY之间改变，以及改变PHY的参数。

就此而言，在一方面，公开了一种计算设备。该计算设备包括片上系统(SOC)。该SOC包括接口，该接口包括耦合到物理导体的一个或多个引脚。该SOC还包括与该接口相关联的配置控制器。该计算设备还包括通信地耦合到该配置控制器的共存管理器。该共存管理器检测物理导体上的操作条件并且基于该操作条件中的改变而指令该配置控制器改变该接口的PHY配置。

在另一方面，公开了一种SOC。该SOC包括接口，该接口包括耦合到物理导体的一个或多个引脚。该SOC还包括与该接口相关联的配置控制器，该配置控制器配置成基于操作条件的改变而改变该接口的PHY配置。

在另一方面，公开了一种控制计算设备中的数据传输的方法。该方法包括用共存管理器来检测计算设备内的初始操作条件。该方法还包括指令SOC中的配置控制器根据第一PHY配置来操作。该方法还包括检测该计算设备内的后续操作条件。该方法还包括基于该后续操作条件而指令该配置控制器将该第一PHY配置改变成第二PHY配置。

在另一方面，公开了一种控制计算设备中的数据传输的方法。该方法包括在SOC内的配置控制器处接收指令以根据PHY配置进行操作。该方法还包括在该配置控制器处接收后续指令以基于后续操作条件来改变该PHY配置。

附图简述

图1是根据本公开的示例性方面的芯片间通信的框图。

图2是根据本公开的示例性方面的使用适配层的芯片间通信的框图。

图3A是根据本公开的示例性方面的可与图1比较的芯片内通信的框图。

图3B是根据本公开的示例性方面的可与图2比较的且具有适配层的芯片内通信的框图。

图4是根据本公开的与改变物理层(PHY)相关联的通用示例性过程的流程图；

图5是在制造时改变PHY的第一示例性过程的流程图；

图6是在操作期间改变PHY以节省功率的第二示例性过程的流程图；

图7是基于来自有线侵略者的电磁干扰(EMI)来改变PHY配置的第三示例性过程的流程图；

图8是基于来自无线侵略者的EMI来改变PHY配置的第四示例性过程的流程图；以及

图9是可包括本文中描述的改变PHY过程的示例性基于处理器的系统的框图。

详细描述

现在参照附图，描述了本公开的若干示例性方面。措辞“示例性”在本文中用于表示“用作示例、实例或解说”。本文中描述为“示例性”的任何方面不必被解释为优于或胜过其他方面。

详细描述中公开的诸方面包括用于在物理传输介质上提供功率节省和干扰缓解的系统和方法。诸示例性、非限定性方面包括基于操作条件来改变物理层(PHY)配置的能力。通过改变PHY配置，可以降低功耗和电磁干扰(EMI)。例如，若没有EMI风险，那么具有较低电压摆幅信号的PHY可以跨物理导体被发送。相反，若有显著的EMI风险，那么可以使用具有高电压摆幅信号的PHY。然而，即使可能使用了较高电压信号PHY，也可以有净功率节省，因为信号可以避免根据纠错协议被重新发送。还有其他操作条件可以被用来发起不同PHY之间的切换。例如，PHY可以被改变，从而物理导体不充当计算机设备内的EMI侵略者。在另一示例性方面，PHY的参数(诸如转换速率)可以基于操作条件来被修改以节省功率和/或减少干扰。应当领会，如本文中所使用的，改变PHY配置包括在不同PHY之间改变，以及改变PHY的参数。

本公开的示例性方面非常适合用于具有在可以被放置在印刷电路板上的物理导体上进行的芯片到芯片(即，芯片间)通信的应用。该示例性方面在以下参照图1和图2来讨论。然而，本公开本不被限定于此，并且示例性方面也可以应用于集成电路(本文中有时也称作“芯片”)或包含集成电路的封装内的芯片内通信(例如，内部数据总线)。该示例性方面在以下参照图3A和图3B来讨论。具体而言，本公开的诸方面评估与在发射机和接收机(无论其为芯片间或芯片内)之间传达信号的物理导体相关联的操作条件，并且提供指令以改变PHY配置，从而补偿操作条件。在第一方面，改变配置包括改变PHY，以及在第二方面，改变配置包括改变与PHY相关联的参数。操作条件的评估可包括对静态条件(诸如，发射机位于其中的计算设备的类型以及信号必须在其上被传送的物理导体的长度)、和动态条件(诸如，是否有EMI问题、是否能节省功率，或类似条件)的评估。各种各样的这些过程参照图4-6来讨论。

有关命名法的进一步的注解是恰适的。虽然PHY可以具有诸如8b10b或其他编码等的协议，但是本公开的示例性方面是PHY协议不可知的，并且术语“协议”可被理解为被用于应用协议，诸如用于外围组件互连(PCI)高速(PCIe)协议或通用串行总线(USB)协议，其涉及操作系统上下文中的应用和它们的管理、应用编程接口、软件驱动器、以及类似等。因此，本公开通过将PHY协议称为PHY，而将应用协议称为协议来在两者之间进行区分。

就此而言，图1是具有第一片上系统(SOC)12和第二SOC 14的计算设备10的简化框图，每个SOC被耦合到传输介质16。传输介质16是多个物理导体，诸如印刷电路板上的迹线、铜线、或类似等。虽然未具体解说，但是每个SOC 12、14是可以被焊接到印刷电路板或者插入到印刷电路板上的插座的集成电路。此类集成电路的输入和输出通过引脚或焊球来提供，这是很好理解的。这些引脚或焊球被电耦合或电容性耦合到传输介质16内的“信道”或“通道”，这是很好理解的。传输介质16内的每个物理迹线可以被电耦合到SOC 12的集成电路上的不同引脚或焊球。SOC 12具有与发射机(TX)20以及与之相关联的接收机(RX)22的接口18。发射机20被电耦合到传输路径24内的导体，并且驱动耦合到导体的引脚；接收机22被电耦合到耦合于接收路径26内的导体的引脚并从其接收信号。应当领会，传输路径24可包括数据信道、时钟、电源线、接地、边带信号、和其他数据信道，这是很好理解的。类似地，接收路径26可包含类似的信道。在示例性方面，传输和接收可以诸如通过时分复用(TDM)或传输方向可以被反转的半双工布置来被组合到单组导体中。类似地，应当领会，数据信道可以是差分数据导体或单端数据导体，或者甚至是多导线导体，诸如三相传输，这是很好理解的。

继续参照图1，接口18被耦合到多模式PHY模块28，该多模式PHY模块28包括多个PHY驱动器30(仅示出了两个30₁和30₂)。应当领会，如本文中所使用的，术语“驱动器”意指包括它们互易的接收机，前提是接口一般可包括双向通信。虽然仅示出了两个PHY驱动器30，但是本公开不限于此并且可按比例缩放到任何数目的PHY驱动器30。在示例性方面，复用器(MUX)(未示出)控制哪个PHY驱动器30正在活跃地驱动接口18。多模式PHY模块28可进一步包括任选的PHY配置和控制模块32(图1中标记为“PHY配置/控制”)。如将在以下更为详细地解释的，PHY配置和控制模块32可以被用来控制MUX(若有)以及用来修改给定PHY驱动器30的各种操作参数。

继续参照图1，多模式PHY模块28被耦合到多模式控制器模块34。多模式控制器模块34可包括多个协议链路控制器36，这多个协议链路控制器36中的每一个是用于每个对应PHY驱动器30的。由此，如所解说的，多模式控制器模块34包括链路控制器36₁和36₂。多模式控制器模块34可进一步包括任选的多模式配置和控制模块38(本文中有时称为配置控制器)。多模式配置和控制模块38可以指示哪个链路控制器36是活跃的，或者可以其他方式控制链路控制器36。

继续参照图1，SOC 12还可包括主控配置和控制处理器40(本文中有时称之为配置控制器)。主控配置和控制处理器40可以执行PHY配置和控制模块32和/或多模式配置和控制模块38的功能，若其中任一者不存在的话。替换地，主控配置和控制处理器40可以指令PHY配置和控制模块32和/或多模式配置和控制模块38控制对应的元件，如以下进一步详细解释的。主控配置和控制处理器40通信地耦合到共存管理器(CxM)42。如以下所进一步详细解释的，CxM 42的示例性功能是要以和谐的方式来优化该设备内的有线和无线传输的性能和其他方面以使得能够实现实体操作的最大共存性。CxM 42可以具有与之相关联的存储器元件44，在该存储器元件44中存储有数据库(DB)46。

继续参照图1，CxM 42接收有关计算设备10的操作条件的信息和/或有关传输介质16的特定信息，并且将该信息与DB 46内的信息进行比较。基于这些操作条件是匹配还是超过预定义阈值或准则，CxM 42指令主控配置和控制处理器40在诸PHY驱动器30之间切换以改变PHY配置或修改特定PHY驱动器30的操作以改变PHY配置，如以下所进一步详细解释的。

继续参照图1，接收机22接收信号并且在将它们传递给对应链路控制器36以供在SOC 12中使用之前根据活跃PHY处理它们。根据本公开的示例性方面，应当领会，SOC 14可以基本上类似于SOC 12，并且可以跨传输介质16来发送和接收信号。

在示例性方面，CxM 42可以确定一个PHY更合适用于当前操作条件并且通过恰适的PHY驱动器30的操作来指令主控配置和控制处理器40使用所指示的PHY。操作条件可以是静态条件，诸如安装因素。例如，针对安装因素，特定PHY可能是恰适用于平板设备的，并且一不同的PHY可以是恰适用于较小设备的，诸如智能电话。

在示例性方面，此类改变可以在给定协议的不同相关PHY之间。由此，在示例性方面，第一PHY可以是PCIe协议的PHY(称作PCIe PHY)，且第二PHY可以是移动PCIe(M-PCIe)协议的PHY(即，PCIe PHY和M-PCIe PHY表示PCIe协议的不同相关PHY(即，能够传输PCIe协议))。PCIe PHY的较高电压摆幅可以是恰适与平板内的较长传输介质16联用的，并且M-PCIe PHY的较低电压摆幅可以是恰适与智能电话的较短传输介质16联用的。

在另一示例性方面，PHY配置中的此类改变可以在不同的不相关PHY之间改变。例如，第一PHY可以是PCIe PHY，且第二PHY可以是USB PHY。再一次，PHY的特定属性可以使得一个PHY更适合于与平板内的较长传输介质16或智能电话的较短传输介质16联用。

虽然静态条件(诸如安装因素)可以在制造期间或在计算设备10启动时被评估，但是其他操作条件可以是动态的并且可以由此被动态地评估。例如，近程USB数据传输的激活可以生成来自传输介质(作为侵略者)16的显著的电磁干扰(EMI)，以及相邻传输介质中更为稳健的PHY可以被选择以针对该侵略者进行补偿。在另一示例性方面，计算设备10内的无线发射机(例如，蜂窝调制解调器)的激活可以作为侵略者生成传输介质16上显著的EMI，并且更为稳健的PHY可以被选择以针对该侵略者进行补偿。在另一示例性方面，外部侵略者(诸如其上有电视信号的近旁电缆、正在打印的打印机、或此类设备)可以在传输介质16上产生EMI，并且更为稳健的PHY可以被选择以针对该侵略者进行补偿。相应地，此类动态条件(诸如任何侵略者的EMI值)(其可以由接收机PHY的噪声特性来表示)可以被评估并且恰适的PHY配置被选择，其中，PHY配置在该情形中在不同PHY之间(例如，PCIe到USB)切换。注意，侵略者并非是互斥的，并且多个侵略者可以组合，从而基于复合EMI值要求不同的PHY。在还有另一示例性方面，高电压PHY可以给计算设备10内的其他元件造成电磁兼容性(EMC)问题。来自此类EMC问题的一些值可以被评估，以及恰适的PHY可以被选择。例如，高压PCIe PHY上的操作可以在蜂窝调制解调器的无线发射机中造成影响，该影响可以通过使用M-PCIe PHY的较低电压摆幅来消除。

如以上所提及的，DB 46存储了各种阈值和预定义准则，当其被满足时，使得CxM 42指令主控配置和控制处理器40改变PHY配置。虽然完全改变PHY是一种解决方案，但是本公开并不限于此。在示例性方面，PHY内的参数可以被调节以补偿操作条件。例如，电压振幅(也被称为发射振幅)、传输电压转换速率、或单单就是转换速率，和/或数据编码(诸如8b10b编码)可以在PHY内被变化以优化传输介质16上的传输的操作。优化可以被完成以使以下一者或多者最小化：功耗、传输差错率、EMI/EMC影响、或所需要或期望的其他准则。

图2解说了基本上与图1的计算设备10类似的计算设备10’。然而，计算设备10’可包括SOC 12’，该SOC 12’具有多模式控制器模块34’，该多模式控制器模块34’不具有全员的链路控制器36。具体而言，多模式控制器模块34’包括将对PHY驱动器30₂的命令转换成对链路控制器36₁的命令的适配层48。即，适配层48移除了PHY的与PHY驱动器30₂相关联的诸方面以暴露底下的链路层。例如，PHY驱动器30₁可以用PCIe PHY操作，且第二PHY驱动器30₂可以用M-PCIe PHY操作。PCIe PHY和M-PCIe PHY二者承载栈内的PCIe协议。适配层48移除M-PCIe PHY的诸方面以暴露栈内的PCIe协议。在其中使用适配层48可以是恰适的另一示例是在USB 3.0和超速(USB3)芯片间(SSIC)协议转换中，藉此适配层48基于MIPI M-PHY将SSIC协议转译成USB3协议。在其中使用适配层48可以是恰适的另一示例是在(移动行业处理器接口)C-PHY到D-PHY转换中。如果需要，还有其他协议可以使用适配层48而不脱离本公开的范围。

继续参照图2，应当领会，不仅适配层48将经适配的信号传递给协议链路控制器36₁，协议链路控制器36₁也将信号传递给适配层48，其中第二PHY的诸方面被增加以将PCIe协议封装在栈内，在第二PHY的PHY内。该双向通信由箭头47来一般地标记。不管信号来自适配层48还是第一PHY驱动器30₁，协议链路控制器36₁可以将这些信号传递到SOC 12’的剩余部分，如箭头49所一般地指示的。

图3A解说了本公开的另一示例性方面。具体而言，具有SOC 12”的计算设备10”可以基本上类似于针对芯片间通信的图1和2的计算设备10、10’，但是进一步将本公开的PHY优化概念延展到芯片内通信。“芯片内”(如本文中所使用的)意指包括给定集成电路封装内的管芯上通信和管芯间通信。就此而言，计算设备10”包括承载内部子系统52、54之间的通信的内部总线50。在示例性方面，内部子系统52是图形核心且内部子系统54是中央处理单元(CPU)。内部总线50诸如通过先进高性能总线(AHB)协议或开放核心协议(OCP)承载高速片上通信。该主控配置和控制处理器40可以响应于来自CxM 42的指令基于内部总线50上的操作条件而改变内部总线50上使用的协议。改变内部总线50上所使用的协议有效地改变了内部总线50上使用的内部PHY。

类似于图3A的计算设备10”，图3B的具有SOC 12”’的计算设备10”’控制内部总线50上的PHY配置，但可以进一步包括操作以移除PHY的诸方面以揭露底下的协议的适配层48”’。就此而言，适配层48”’类似于适配层48，但是为内部总线50工作以作为对为外部总线16工作的替代或补充。

简言之，本公开的诸方面允许CxM 42在计算设备10、10’、10”或10”’的制造(安装)期间、在启动时、或在正常操作期间评估操作条件(静态或动态)，以及通过将这些操作条件与存储在存储器元件44的DB 46中的数据进行比较来查明PHY配置中的改变是否是恰适的。通过为图1-3B的SOC 12、12’、12”、12”’提供多个PHY，SOC 12、12’、12”、12”’可以被用于智能电话和平板二者(即，不同系统配置)中，并且基于SOC 12’、12’、12”、12”’被置入的设备来拣选恰适的PHY。类似地，CxM 42可以补偿EMI/EMC问题。允许此类灵活性允许了SOC 12’、12’、12”、12”’上的引脚有机会被共享/重用，这导致成本的节省、硅区域的节省、板区域的节省、和总的成本节省，因为SOC 12’、12’、12”、12”’不要求具有它们专用的PHY以供用于本质上相同的接口功能的两个分别的接口18。即使当引脚未被重用时，能够改变PHY配置的EMI/EMC益处也具有价值。再进一步，可以完成PHY的选择以选择仍然满足其他设计准则(例如，位差错率在预定义阈值以下)的最低功率的接口。再进一步，应当领会，这些改变可以在传输介质16内的每通道的基础上进行。例如，PCIe具有在其标准中定义的多条数据通道。不同的数据通道可以根据计算设备10、10’、10”、10”’的操作需要而使用不同的PHY。

DB 46可以被更新或被打补丁以反映计算设备10、10’、10”、10”’内的软件和操作改变。例如，当计算设备10在调试模式中时，可以使用一组阈值准则并且随后用更为宽容(或更为严格)的准则和阈值来替代以供用于正常操作。注意，无论何时发生PHY配置中的改变，都可以有向图1和2的接收第二SOC 14警告PHY将要发生改变的信令协议。按需或按期望，该改变信号可以是专有信号或经标准化的信号。

本公开的通用过程参照图4提供，该图4后跟随图5-8中的具体示例。就此而言，图4解说了始于安装具有多个PHY的SOC 12(框62)的过程60。这多个PHY可以是芯片间PHY或芯片内PHY(或二者)。过程60以CxM 42检测操作条件(框64)来继续。操作条件可包括系统配置，可以是时间的函数、应用的函数、检测到可能的或大概的EMI/EMC，或类似。CxM 42将检测到的操作条件与存储在DB 46中的预定义数据作比较(框66)。CxM 42可以随后基于该比较来选择恰适的PHY(框68)。CxM 42可以随后指令主控配置和控制处理器40来使用所选择的PHY(框70)。该指令可意指PHY改变了或可意指使用了初始选择的PHY。一旦PHY被选择，那么操作条件可以被再次评估，并且PHY的诸方面或参数可以用从CxM 42到主控配置和控制处理器40的恰适的指令来控制(框72)。对PHY的诸方面或参数的控制可包括电压电平、传输转换速率、编码、或PHY的其他属性。注意，若恰适的话，框72可以与框68组合，并且可以或可以不包括对操作条件的附加检测。

尽管图4描述了通用过程60，但图5-8也描述了具体的情形以辅助读者来理解与本公开的示例性方面相关联的细微差别。具体而言，图5解说了过程80。过程80始于原始装备制造商(OEM)在DB 46中为PHY设置策略以指示“连接器化的PCIe”(框82)。该设置指示了若接口18被设置成PCI且检测到电缆或连接器，那么应当使用PCIe PHY。

继续参照图5，过程80以接口18被连接到调试连接器和用来连接到远程接收机的电缆(框84)来继续。CxM 42检测到电缆的存在并且将该操作条件与DB 46进行比较(框86)。基于DB 46中的OEM设置(即，电缆的存在)，CxM 42选择PCIe PHY(框88)。

继续参照图5，调试完成且电缆随后被移除(框90)。SOC 12随后通过相对短的传输介质16来被耦合到SOC 14(框92)。OEM可以进一步编程DB46来指示芯片到芯片PCI使用M-PCIe PHY(框94)。CxM 42检测到电缆移除的新操作条件并将PHY配置成使用M-PCIe PHY(框96)。

图6解说了涉及应用要求的另一示例性过程100。具体而言，过程100始于图1的计算设备10在USB PHY活跃的情况下将内部接口上电(框102)。计算设备10在USB 3.0上运行高速下载应用以在计算设备10和外部计算设备之间传递数据(框104)。CxM 42检测到该应用运行并且保持在USB中以应对由该高速下载引起的EMI。该高速应用在数据传递完成之后终结，且CxM 42检测到该应用终结(框106)。新应用使用相对慢的3G(第三代)连接来运行(框108)。CxM 42检测到新应用，将其与DB 46中的信息进行比较，并且将PHY切换到SSIC PHY来节省功率(框110)。如以上所讨论的，CxM 42检测到这些操作条件并且根据DB 46中所阐述的预定义准则，为了最优性能而选择恰适的PHY。

图7解说了涉及有线发射的另一示例性过程120。具体而言，过程120始于图1的计算设备10根据基础编程在M-PCIe PHY活跃的情况下上电(框122)。用户经由USB 3.0连接器将计算设备10连接到外部计算机(框124)。CxM 42检测到该事件并且，因为已知该情况在M-PCIe接收机中引起间歇性位差错，所以DB 46指示需要PHY中的改变(框126)。CxM 42指导主控配置和控制处理器40激活PCIe PHY模式(框128)。计算设备10随后从外部计算机拔出插头。CxM 42检测到该拔出插头事件(框130)并且指令主控配置和控制器处理器40返回到M-PCIe PHY模式(框132)。

图8解说了涉及无线发射的另一示例性过程140。具体而言，过程140始于图1的计算设备10根据基础编程在M-PCIe PHY活跃的情况下上电(框142)。计算设备10藉由蜂窝运营商进入全球移动通信系统(GSM)模式(框144)。CxM 42检测到该事件并且检查DB 46(框146)，以及，因为已知该情况在M-PCIe接收机中引起间歇性的位差错，所以DB 46指示需要PHY中的改变。CxM 42指导主控配置和控制处理器40激活PCIe PHY模式(框148)。计算设备10切换到长期演进(LET)蜂窝模式(框150)，该模式由CxM 42检测到。因为LET不会引起相同的差错，所以SOC 12返回到M-PCIe PHY模式(框152)。

根据本文中所公开的诸方面的用于在物理传输介质上提供功率节省或干扰缓解的系统和方法可以被提供在或集成到任何基于处理器的设备中。不作为限定的示例包括机顶盒、娱乐单元、导航设备、通信设备、固定位置数据单元、移动位置数据单元、移动电话、蜂窝电话、计算机、便携式计算机、台式计算机、个人数字助理(PDA)、监视器、计算机监视器、电视机、调谐器、无线电、卫星无线电、音乐播放器、数字音乐播放器、便携式音乐播放器、数字视频播放器、视频播放器、数字视频碟(DVD)播放器、以及便携式数字视频播放器。

就此，图9解说了可采用具有图1-3B中解说的多PHY能力的SoC 10、10’、10”、或10”’的基于处理器的系统160的示例。在该示例中，基于处理器的系统160包括一个或多个CPU 162，其各自包括一个或多个处理器164。(诸)CPU 162可具有耦合至(诸)处理器164以用于对临时存储的数据快速访问的高速缓存存储器166。(诸)CPU 162被耦合至系统总线168，并且可将基于处理器的系统160中所包括的设备进行相互耦合。系统总线168可以是图1-3中解说的传输介质16。如众所周知的，(诸)CPU 162通过在系统总线168上交换地址、控制、以及数据信息来与这些其他设备通信。例如，(诸)CPU162可将总线事务请求传达给存储器系统170。

其他设备(例如，图1和2中的SOC 14)可以被连接到系统总线168(未在图9中示出)。如图9中所解说的，作为示例，这些设备可包括存储器系统170、一个或多个输入设备172、一个或多个输出设备174、一个或多个网络接口设备176、以及一个或多个显示控制器178。(诸)输入设备172可包括任何类型的输入设备，包括但不限于输入键、开关、语音处理器等。(诸)输出设备174可包括任何类型的输出设备，包括但不限于音频、视频、其他视觉指示器等。(诸)网络接口设备176可以是被配置成允许去往和来自网络180的数据交换的任何设备。网络180可以是任何类型的网络，包括但不限于：有线或无线网络、私有或公共网络、局域网(LAN)、广域网(WLAN)和因特网。(诸)网络接口设备176可被配置成支持所期望的任何类型的通信协议。

(诸)CPU 162还可被配置成在系统总线168上访问(诸)显示器控制器178以控制发送至一个或多个显示器182的信息。(诸)显示器控制器178经由一个或多个视频处理器184向(诸)显示器182发送要显示的信息，视频处理器184将要显示的信息处理成适于(诸)显示器182的格式。(诸)显示器182可包括任何类型的显示器，包括但不限于：阴极射线管(CRT)、液晶显示器(LCD)、等离子显示器等。

本领域技术人员将进一步领会，结合本文所公开的诸方面描述的各种解说性逻辑块、模块、电路和算法可被实现为电子硬件、存储在存储器中或在另一计算机可读介质中并由处理器或其它处理设备执行的指令、或两者的组合。作为示例，本文中描述的设备可在任何电路、硬件组件、集成电路(IC)、或IC芯片中采用。本文所公开的存储器可以是任何类型和大小的存储器，且可被配置成存储所期望的任何类型的信息。为了清楚地解说这种可互换性，以上已经以其功能性的形式一般地描述了各种解说性组件、框、模块、电路和步骤。此类功能性如何被实现取决于具体应用、设计选择、和/或加诸于整体系统上的设计约束。技术人员可针对每种特定应用以不同方式来实现所描述的功能性，但此类实现决策不应当被解读为致使脱离本公开的范围。

结合本文中公开的诸方面描述的各种解说性逻辑块、模块、以及电路可用设计成执行本文中描述的功能的处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑器件、分立的门或晶体管逻辑、分立的硬件组件、或其任何组合来实现或执行。处理器可以是微处理器，但在替代方案中，处理器可以是任何常规处理器、控制器、微控制器或状态机。处理器还可以被实现为计算设备的组合，例如DSP与微处理器的组合、多个微处理器、与DSP核心协同的一个或多个微处理器、或任何其它此类配置。

本文所公开的各方面可被体现为硬件和存储在硬件中的指令，并且可驻留在例如随机存取存储器(RAM)、闪存、只读存储器(ROM)、电可编程ROM(EPROM)、电可擦可编程ROM(EEPROM)、寄存器、硬盘、可移动盘、CD-ROM、或本领域中所知的任何其它形式的计算机可读介质中。示例性存储介质被耦合到处理器，以使得处理器能从/向该存储介质读取/写入信息。在替换方案中，存储介质可以被整合到处理器。处理器和存储介质可驻留在ASIC中。ASIC可驻留在远程站中。在替换方案中，处理器和存储介质可作为分立组件驻留在远程站、基站或服务器中。

还注意到，本文任何示例性方面中描述的操作步骤是为了提供示例和讨论而被描述的。所描述的操作可按除了所解说的顺序之外的众多不同顺序来执行。此外，在单个操作步骤中描述的操作实际上可在多个不同步骤中执行。另外，示例性方面中讨论的一个或多个操作步骤可被组合。将理解，如对本领域技术人员显而易见地，在流程图中解说的操作步骤可进行众多不同的修改。本领域技术人员还将理解，可使用各种不同技术中的任何一种来表示信息和信号。例如，贯穿上面描述始终可能被述及的数据、指令、命令、信息、信号、位(比特)、码元、以及码片可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子、或其任何组合来表示。

提供对本公开的先前描述是为使得本领域任何技术人员皆能够制作或使用本公开。对本公开的各种修改对本领域技术人员而言将容易是显而易见的，并且本文中所定义的普适原理可被应用到其他变型而不会脱离本公开的精神或范围。由此，本公开并非旨在被限定于本文中所描述的示例和设计，而是应被授予与本文中所公开的原理和新颖特征一致的最广义的范围。