成像像素的制作方法

本实用新型整体涉及成像系统，并且更具体地涉及具有全局快门功能的成像系统。

背景技术：

现代电子设备(诸如移动电话、相机和计算机)通常使用数字图像传感器。成像器(即，图像传感器)常常包括图像感测像素的二维阵列。每个像素通常包括光传感器，诸如光电二极管，所述光传感器接收入射光子(入射光)并把光子转变为电信号。

常规图像传感器是通过使用互补金属氧化物半导体(CMOS)技术或电荷耦接器件(CCD)技术在半导体衬底上制造而成。在CMOS图像传感器中，可使用卷帘快门或全局快门。在全局快门中，图像传感器中的每个像素均可同时捕获图像，而在卷帘快门中，每行像素可依次捕获图像。在具有全局快门的CMOS图像传感器中，电荷存储区通常被并入每个像素以存储来自光电二极管的电荷直到电荷被读出。但是，这些像素可能无法获取高动态范围(HDR)图像，这限制了图像传感器的功能。此外，这些像素可能无法使用相关双采样(CDS)技术来获取图像。这可增大像素中的噪声，并降低图像传感器的图像质量。

因此，能够提供改善的带全局快门功能的CMOS图像传感器甚为理想。

技术实现要素：

本实用新型解决的一个技术问题是使用相关双采样(CDS)技术获取高动态范围(HDR)图像。

根据本实用新型的一个方面，提供一种成像像素，包括：上衬底层；下衬底层；浮动扩散区；所述上衬底层中耦接到所述浮动扩散区的光电二极管；插入所述上衬底层和所述下衬底层之间的互连层，所述互连层将所述上衬底层耦接到所述下衬底层；以及所述下衬底层中的第一存储电容器。

根据一个实施例，所述成像像素还包括：耦接到所述浮动扩散区的源极跟随器晶体管；另一个浮动扩散区；耦接到所述另一个浮动扩散区的另一个源极跟随器晶体管；以及耦接在所述源极跟随器晶体管和所述另一个浮动扩散区之间的采样晶体管。

根据一个实施例，所述互连层插入所述源极跟随器晶体管和所述采样晶体管之间。

根据一个实施例，所述浮动扩散区和所述源极跟随器晶体管在所述上衬底层中形成，并且其中所述采样晶体管、所述另一个浮动扩散区和所述另一个源极跟随器晶体管在所述下衬底层中形成。

在上述实施例的进一步实施例中，所述成像像素还包括：在所述下衬底层中形成的第二存储电容器和第三存储电容器。

根据一个实施例，所述成像像素还包括：在所述下衬底层中形成的耦接到所述浮动扩散区的源极跟随器晶体管，其中所述浮动扩散区在所述上衬底层中形成，并且其中所述互连层插入所述浮动扩散区和所述源极跟随器晶体管之间。

在上述实施例的进一步实施例中，所述成像像素还包括：在所述下衬底层中形成的第二存储电容器和第三存储电容器。

根据一个实施例，所述成像像素还包括：在所述上衬底层中形成的耦接到所述浮动扩散区的转移晶体管，其中所述浮动扩散区在所述下衬底层中形成，并且其中所述互连层插入所述转移晶体管和所述浮动扩散区之间。

在上述实施例的进一步实施例中，所述成像像素还包括：在所述下衬底层中形成的第二存储电容器和第三存储电容器。

根据本实用新型的一个方面，提供一种成像像素，包括：第一浮动扩散区；耦接到所述第一浮动扩散区的光电二极管；耦接到所述第一浮动扩散区的第一源极跟随器晶体管；第二浮动扩散区；耦接到所述第二浮动扩散区的第二源极跟随器晶体管；第一存储电容器；第二存储电容器；和第三存储电容器。

根据一个实施例，所述成像像素还包括插入所述第二浮动扩散区和所述第一源极跟随器晶体管之间的采样晶体管。

根据一个实施例，所述成像像素还包括：插入所述第一浮动扩散区和第一正电源端子之间的第一重置晶体管；和插入所述第二浮动扩散区和第二正电源端子之间的第二重置晶体管。

根据一个实施例，所述成像像素还包括：插入所述采样晶体管和所述第一存储电容器之间的晶体管；插入所述采样晶体管和所述第二存储电容器之间的晶体管；和插入所述采样晶体管和所述第三存储电容器之间的晶体管。

根据一个实施例，所述成像像素还包括插入输出线和所述第二源极跟随器晶体管之间的行选择晶体管。

本实用新型实现的一个技术效果是提供可以使用相关双采样(CDS)技术获取高动态范围(HDR)图像的改善的CMOS图像传感器。

附图说明

图1是根据本实用新型的实施例的示例性成像系统的示意图，该成像系统可包括具有带全局快门的图像像素的图像传感器。

图2是根据本实用新型的实施例的示例性图像像素的示意图，该图像像素使用至少一个存储电容器用于全局快门。

图3是根据本实用新型的实施例的示例性时序图，用于使用像素(诸如图2中的像素)收集图像样本。

图4是根据本实用新型的实施例的示例性时序图，用于使用像素(诸如图2中的像素)读出图像样本。

图5是根据本实用新型的实施例的示例性步骤的流程图，这些步骤可用于操作具有存储电容器的像素以获得CDS和非CDS样本。

图6是根据本实用新型的实施例的示例性步骤的流程图，这些步骤可用于操作具有存储电容器的像素以获得多个CDS样本。

图7是根据本实用新型的实施例的具有多个衬底层的示例性图像像素的示意图，显示了可如何在源极跟随器晶体管和采样晶体管之间插入互连层。

图8是根据本实用新型的实施例的具有多个衬底层的示例性图像像素的示意图，显示了可如何在源极跟随器晶体管和浮动扩散区之间插入互连层。

图9是根据本实用新型的实施例的具有多个衬底层的示例性图像像素的示意图，显示了可如何在转移晶体管和浮动扩散区之间插入互连层。

具体实施方式

电子设备中的图像传感器，诸如数码相机、计算机、蜂窝电话和其他电子设备中的图像传感器，用于聚集传入的图像光以拍摄图像。图像传感器可包括成像像素的阵列。图像传感器中的像素可包括光敏元件，诸如光电二极管，用于把传入的图像光转换为图像信号。图像传感器可具有任何数量(如，数百或数千或更多)的像素。典型的图像传感器可(例如)具有数十万或数百万像素(如，百万像素)。图像传感器可包括控制电路，诸如用于操作成像像素的电路，以及用于读出光敏元件生成的电荷对应的图像信号的读出电路。

图1为示例性成像系统的示意图，该成像系统使用具有全局快门的图像传感器。图1的成像系统10可为便携式电子设备，诸如相机、蜂窝电话、摄像机或拍摄数字图像数据的其他成像设备。相机模块12可用于将入射光转换成数字图像数据。相机模块12可包括一个或多个镜头14以及一个或多个对应的图像传感器16。图像传感器16可为具有图像像素30的阵列的图像传感器集成电路管芯。图像像素30可各自包括用于控制何时在图像像素上获取电荷的快门元件。

在图像拍摄操作期间，镜头14可将来自场景的光聚焦于图像传感器16中的图像像素阵列上。图像传感器16可将对应的数字图像数据提供给控制电路，诸如存储和处理电路18。

电路18可包括一个或多个集成电路(如，图像处理电路、微处理器、存储设备诸如随机存取存储器和非易失性存储器等)，并且可使用与相机模块12分开和/或形成相机模块12的一部分的部件(如，形成包括图像传感器16的集成电路或者与图像传感器16相关的模块12内集成电路的一部分的电路)来实现。还可使用处理电路18进一步处理和/或存储已被相机模块12捕获的图像数据。如果需要，已处理图像数据可使用耦接至处理电路18的有线和/或无线通信路径提供给外部设备(如，计算机或其他设备)。处理电路18可用于控制图像传感器16的操作。

图2是示例性图像像素30的电路图。如图2所示，像素30可包括光敏元件，诸如光电二极管20。可在正电源端子22和23处提供正电源电压Vaa。入射光可在穿过滤色器结构之后由光电二极管20收集。光电二极管20响应于接收入射的光子而生成电荷(如电子)。由光电二极管20收集的电荷量取决于入射光的强度和曝光持续时间(或积聚时间)。

像素30可包括浮动扩散区和用于使该浮动扩散区处的电荷重置的重置晶体管。在获取图像之前，可接通重置晶体管26(RST1)以将电荷存储节点28(有时称为浮动扩散区FD1)重置为Vaa。重置晶体管26可在FD1已重置后关断，以允许电荷储存在FD1中。

在光电二极管20中生成的电荷可储存在电荷存储区28(FD1)中。像素30可包括转移门(晶体管)38。可接通转移晶体管38(38)以将电荷从光电二极管20转移至浮动扩散区28。浮动扩散区28可以是掺杂半导体区域(例如，通过离子注入、杂质扩散或其他掺杂工艺在硅衬底中掺杂的区域)。

像素30还可包括源极跟随器晶体管40(SF1)，该源极跟随器晶体管在端子23处耦接至电源电压Vaa。SF1也可耦接到采样晶体管42(SAMP)。

像素30还可包括多个电容器，例如电容器52、54、56和58(分别是C1、C2、C3和C4)。电容器52、54、56和58可用于储存来自FD1的电荷。每个电容器可与相应的晶体管相关联。例如，晶体管60(S1)可与存储电容器52相关联，晶体管62(S2)可与存储电容器54相关联，晶体管64(S3)可与存储电容器56相关联，晶体管66(S4)可与存储电容器58相关联。

可在像素30中提供另一个浮动扩散区68(FD2)和重置晶体管70(RST2)。可将重置晶体管70生效以使浮动扩散区68耦接到电源端子74，从而可将FD2的电荷重置。浮动扩散区68可以是掺杂半导体区域(例如，通过离子注入、杂质扩散或其他掺杂工艺在硅衬底中掺杂的区域)。

像素30还可包括电荷读出电路。电荷读出电路可包括行选择晶体管76(RS)以及源极跟随器晶体管78(SF2)。SF2可耦接到电源端子79。晶体管76可具有由行选择信号控制的栅极。施加行选择信号时，晶体管76接通，相应的信号Vout(例如，强度与浮动扩散节点68处的电荷量成正比的输出信号)被传递到输出路径80。

在典型图像像素阵列配置中，存在多行和多列像素30。列读出路径(诸如输出线80)可与每个像素30列相关联(例如，一列中的每个图像像素30都可通过相关联的行选择晶体管76被耦接到输出线80)。可施加行选择信号，将来自所选图像像素的信号Vout读出到列读出路径80上。可将图像数据Vout馈送给处理电路18，以便进一步处理。图2所示电路仅用于举例说明。如果需要，像素30可包括其他像素电路。

例如，尽管未在图2中示出，像素30可包括耦接在光电二极管20和电源端子之间的像素重置晶体管。这种像素重置晶体管可在接通时将光电二极管20重置到电源电压，在关断时允许光电二极管聚积光生电荷。

如果需要，还可向像素30提供额外的晶体管来实施双转换增益模式。具体地讲，像素30可按高转换增益模式以及按低转换增益模式操作。如果该额外的晶体管被禁用，则像素30将置于高转换增益模式。如果该额外的晶体管被启用，则像素30将置于低转换增益模式。该额外的晶体管可耦接到电容器。当该额外的晶体管接通时，电容器可被切换为使用状态，以向浮动扩散FD提供额外的电容。这导致用于像素30的转换增益更低。当该额外的晶体管断开时，电容器的附加负载被移除并且像素恢复到相对更高的像素转换增益配置。

在图2中，正电源端子22、23、74和79都被示为单独的实体。应当指出的是，这个例子仅是示例性的。如果需要，可提供一个、两个、三个或四个电源端子。可将一条以上的电线耦接到像素中的任何或全部电源端子。电源端子可各自提供相同的电源电压，或者如果需要，它们可提供不同的电源电压。

在像素30操作期间，电容器C1、C2、C3和C4可用于储存来自浮动扩散区28的电荷。当采样晶体管42生效时，来自浮动扩散28的电荷可储存在存储电容器中。通过使与所需存储电容器相关联的晶体管生效，可选择一个储存晶体管储存来自浮动扩散28的电荷。例如，S1可接通，同时RST2、S2、S3和S4均断开。在该例中，当SAMP接通时，来自FD1的电荷可储存在C1中。在另一个例子中，S2和SASMP可接通，同时RST2、S1、S3和S4均断开，以在C2中储存电荷。在又一个例子中，S3和SASMP可接通，同时RST2、S1、S2和S4均断开，以在C3中储存电荷。最后，S4和SASMP可接通，同时RST2、S1、S2和S3均断开，以在C4中储存电荷。使用此方案，来自FD1的各种电荷样本可同时储存在像素30中。例如，样本可同时储存在C1、C2、C3和C4中。

如果需要读出储存在存储电容器中的电荷，可使相应的晶体管(例如S1、S2、S3和S4)和行选择晶体管76生效。例如，可短暂接通RST2以将FD2重置。随后，可接通S1和RS。来自C1的电荷可从FD2采样并通过输出线80输出。类似地，使S2、S3或S4单独生效将对C2、C3或C4处的电荷进行采样。采样晶体管42可在像素读出期间关断。

图2所示的像素构造提供了许多优点。来自各种样本的电荷可储存在存储电容器中。这可允许实现全局快门。在全局快门中，图像传感器中的每个像素同时聚积电荷。对于互补金属氧化物半导体(CMOS)图像传感器，可随后将电荷储存在中间电荷存储区，然后将其读出。在图2中，提供了多个中间电荷存储区。这可允许利用全局快门获取高动态范围图像(它需要至少两个具有不同积聚时间的样本)。

像素30的构造还可允许利用全局快门实现相关双采样(CDS)。当电荷存储区被重置时(例如，当重置晶体管RST1和RST2将FD1和FD2重置时)，可能产生重置噪声(有时称为kTC噪声)。要克服此噪声，可在重置后以及从光电二极管转移电荷前对浮动扩散区处的电荷进行采样。可在从光电二极管转移电荷后再次对浮动扩散区处的电荷进行采样。可从第二采样值减去第一采样值来确定光电二极管生成了多少电荷(通过消除与入射光无关的浮动扩散区处的电荷)。由于像素30具有多个存储电容器，因此可使用相关双采样。例如，重置值可储存在第一存储电容器中，样本值可储存在第二存储电容器中。

在图3中示出了图2中的像素30的操作的示例性时序图。图3的时序图只是示例，并且应当理解，像素30可使用各种其他时序方案。

图3的时序图从第一积聚时间(t_int1)开始。光电二极管20可在t_int1期间以及第二积聚时间(t_int2)和第三积聚时间(t_int3)期间聚积光生电荷。在对来自光电二极管20的电荷进行采样之前，可通过在生效82和84处接通重置晶体管RST1和RST2来使FD1和FD2重置。这可将FD1和FD2分别耦接到电源电压端子22和74，并确保浮动扩散区没有过量电荷存在。S1也可在生效88处接通。

在将FD1和FD2重置后，可对FD1处的重置水平进行采样。要对FD1处的重置水平进行采样，可在生效86处使采样晶体管SAMP生效。由于生效86和88期间RST2、S2、S3和S4全都断开，因此当SAMP和S1生效时，来自FD1的电荷将储存在C1中。

在将重置水平储存在存储电容器C1后，可在生效90处使重置晶体管RST2生效。同时，可在生效96处使S2生效。然后，可在生效92处使转移晶体管(TX)接通。这将使电荷从光电二极管20转移到FD1。生效92的末尾与t_int1的末尾和t_int2的起点重合。紧接在生效92后，FD1处的电荷对应于t_int1期间在光电二极管20中聚积的电荷量。可通过在生效94处使采样晶体管SAMP生效来对该值进行采样。由于生效94和96期间RST2、S1、S3和S4全都断开，因此当SAMP和S2生效时，来自FD1的电荷将储存在C2中。

在将t_int1样本储存在存储电容器C2后，可在生效98处使重置晶体管RST2生效，并且可在生效104处使S3生效。然后，可在生效100处使转移晶体管(TX)接通。这将使电荷从光电二极管20转移到FD1。生效100的末尾与t_int2的末尾和t_int3的起点重合。紧接在生效100后，FD1处的电荷对应于t_int2期间在光电二极管20中累积的电荷量。可通过在生效102处使采样晶体管SAMP生效来对该值进行采样。由于生效102和104期间RST2、S1、S2和S4全都断开，因此当SAMP和S3生效时，来自FD1的电荷将储存在C3中。

在将t_int2样本储存在存储电容器C3后，可在生效106处使重置晶体管RST2生效，并且可在生效112处使S4生效。然后，可在生效108处使转移晶体管(TX)接通。这将使电荷从光电二极管20转移到FD1。生效108的末尾与t_int3的末尾重合。紧接在生效108后，FD1处的电荷对应于t_int3期间在光电二极管20中累积的电荷量。可通过在生效110处使采样晶体管SAMP和晶体管S4生效来对该值进行采样。由于生效110和112期间RST2、S1、S2和S3全都断开，因此当SAMP和S4生效时，来自FD1的电荷将储存在C4中。

在将t_int3样本储存在存储电容器C4后，每个存储电容器可具有相应的样本。C1可储存重置值，C2可储存t_int1样本，C3可储存t_int2样本，C4可储存t_int3样本。像素30的采样可全局地完成，这意味着图像传感器16中的每个像素可同时遵循图3中的时序图。在图3的例子中，t_int1被示为比t_int2和t_int3长，而t_int2被示为比t_int3长。然而，该例子仅仅是例示性的。

图4是像素30在样本读出期间的时序图。像素的这部分操作不一定全局地完成。例如，有别于同时进行，可依次读取每行像素的样本。如图4所示，可在生效120处使重置晶体管RST2生效以将FD2重置。还可在生效122处使S1生效以读出储存在存储电容器C1中的电荷。可在生效124处将FD2再次重置。还可在生效126处使S2接通以读出储存在存储电容器C2中的电荷。

在读出储存在存储电容器C1和C2中的电荷后，可在生效128处将FD2重置。还可在生效130处使S1生效以读出储存在存储电容器C1中的电荷。可在生效132处将FD2再次重置。还可在生效134处使S3接通以读出储存在存储电容器C3中的电荷。

在读出储存在存储电容器C1和C2中的电荷后，可在生效136处将FD2重置。还可在生效138处使S1生效以读出储存在存储电容器C1中的电荷。可在生效140处将FD2再次重置。还可在生效142处使S4接通以读出储存在存储电容器C4中的电荷。

在生效130和138处对C1进行采样可帮助消除与电容器C1、C2、C3和C4的重置值相关的噪声。在生效122之前，C1可储存与FD1的重置水平相关的电荷(如结合图3所述)。在生效122处对C1进行使得能够使用相关双采样(CDS)技术来解决FD1的重置噪声。当在生效122处对C1进行采样之后，FD1处的重置水平不再供采样。但是，还可能存在与电容器C1、C2、C3和C4以及FD2的重置相关的噪声。虽然在生效130和138处对C1进行采样将不会解决FD1重置噪声，但这样采样可有助于解决与和RST2相关的噪声。不过，如果需要，可省略这些采样(例如可在读出期间省略生效128、130、136和138)。

在图2的例子中，示出了四个存储电容器。然而，该例子仅仅是例示性的。如果需要，像素30可具有一个存储电容器、两个存储电容器、三个存储电容器、四个存储电容器、五个存储电容器、六个存储电容器、七个存储电容器、八个存储电容器或八个以上的存储电容器。

在某些实施例中，只有第一个样本(来自第一积聚时间)可针对第一浮动扩散区的重置噪声被修正。在这些实施例中，最长的积聚时间可首先完成。最长积聚时间可与低照度相关，因此可能对重置噪声最为敏感。通过使最长积聚时间成为第一积聚时间，最敏感的样本即被修正。随后的样本可能对重置噪声较不敏感，所以不解决重置噪声不会明显影响图像质量。

图3中的积聚时间的相对长度完全是例示性的。如果需要，第一积聚时间可为最短积聚时间、最长积聚时间或中等长度积聚时间。通常，每个积聚时间可具有任意所需的长度，而且这些积聚时间可以任何所需的顺序排列。此外，只在第一积聚时间段对重置水平进行采样仅仅是例示性的。如果需要，具有四个电容器的像素可以对两个重置值和两个样本值进行采样(例如可对两个不同的积聚时间段及其相应的重置值进行采样)。

通常，如果不考虑FD1重置噪声，需要一个存储电容器以便对积聚时间进行采样(非CDS样本)，而考虑到重置噪声，需要两个存储电容器以便对积聚时间进行采样(CDS样本)。可使用这些样本的任意组合，这仅受到像素中的电容器数量限制。例如，如果像素30包括四个电容器，则图像传感器可用于获得四个非CDS样本，或者一个CDS样本和两个非CDS样本(例如图3)，或者两个CDS样本。像素30可包括两个电容器。在这些实施例中，像素30可用于获得一个CDS样本或两个非CDS样本。像素30可包括三个存储电容器。在这些实施例中，像素30可用于获得三个非CDS样本，或者一个CDS样本和一个非CDS样本。高动态范围(HDR)图像需要至少两个样本。更多的样本可增加图像的动态范围。由于需要两个存储电容器，CDS样本可限制给定像素能够采集的样本数(可能会减少动态范围)，但将得到噪声较低的图像。要成像的特定场景或者用户对成像系统的偏好可决定应该使用何种采样方案。

图5和图6使出了操作图像像素(例如图2的图像像素30)的例示性方法。在图5中，流程图展示了在存储电容器中收集一个CDS样本和两个非CDS样本的步骤。在图5的步骤502处，光电二极管可开始在第一积聚时间(例如t_int1)内累积电荷。在步骤504处，可将FD1重置(例如使用重置晶体管26)。将FD1处的电荷重置后，在步骤506处，可将FD1处的电荷采样并将该电荷储存在存储电容器C1中。在步骤508处，可将电荷从光电二极管转移到FD1。还可开始在第二积聚时间(例如t_int2)内聚积电荷。在步骤510处，可将FD1处的电荷(其在t_int1期间在光电二极管中聚积)采样并储存在电容器C2中。在步骤512处，可将电荷从光电二极管转移到FD1。还可开始在第三积聚时间(例如t_int3)内聚积电荷。在步骤514处，可将FD1处的电荷(其在t_int2期间在光电二极管中聚积)采样并储存在电容器C3中。在步骤516处，可将电荷从光电二极管转移到FD1。在步骤518处，可将FD1处的电荷(其在t_int3期间在光电二极管中聚积)采样并储存在电容器C4中。此方法允许收集一个CDS样本(在电容器C1和C2中)和两个非CDS样本(分别在电容器C3和C4中)。

在图6中，流程图展示了在存储电容器中收集两个CDS样本的步骤。在图6的步骤602处，光电二极管可开始在第一积聚时间(例如t_int1)内聚积电荷。在步骤604处，可将FD1重置(例如使用重置晶体管26)。将FD1处的电荷重置后，在步骤606处，可将FD1处的电荷采样并将该电荷储存在存储电容器C1中。在步骤608处，可将电荷从光电二极管转移到FD1。在步骤610处，可将FD1处的电荷采样并将该电荷储存在存储电容器C2中。在步骤612处，可开始在第二积聚时间(例如t_int2)内聚积电荷。在步骤614处，可将FD1重置(例如使用重置晶体管26)。将FD1处的电荷重置后，在步骤616处，可将FD1处的电荷采样并将该电荷储存在存储电容器C1中。在步骤618处，可将电荷从光电二极管转移到FD1。在步骤620处，可将FD1处的电荷采样并将该电荷储存在存储电容器C4中。此方法允许收集两个CDS样本，一个储存在C1和C2中，另一个储存在C3和C4中。

光电二极管20可形成于衬底中。衬底可为晶圆，该晶圆为诸如硅的半导体材料层。衬底可为晶体硅或其他所需材料。光电二极管20可由n型掺杂硅形成。围绕光电二极管20的衬底可为p型掺杂硅。在某些实施例中，光电二极管可由p型掺杂硅形成，并被n型掺杂硅围绕。

光电二极管20可被钝化层、滤色器层、平面化层和微镜头覆盖。钝化层和平面化层可由介电材料形成。滤色器层可为更大的滤色器阵列的一部分。例如，图像传感器14中的每个像素可具有单独的滤色器层，该滤色器层属于滤色器阵列的一部分。图像传感器14可包括拜耳滤色器阵列，其中阵列中的垂直和水平相邻的滤色器为不同颜色。拜耳滤色器阵列包括红色、绿色和蓝色滤色器。单个红色、绿色、蓝色、青色、洋红色、黄色、近红外线、红外线或透明滤色器可在光电二极管20上方形成。在某些实施例中，在光电二极管20上方形成的滤色器可具有色光通过的区域以及透明区域(即可见光谱光通过)。可在图像传感器14中的每个像素上方形成微透镜。每个微透镜可将光引导向相应的光电二极管。

图2的像素中的像素电路可全部在单个衬底(例如单个晶圆)上形成。但是，存储电容器C1、C2、C3和C4可占用衬底上的空间并限制光电二极管20可占用的空间。因此，在某些实施例中，可使用两个衬底来形成像素(例如像素30)的像素电路。衬底层可为硅晶圆或其他所需半导体材料。

如图7所示，像素30中的上衬底层150可连接到下衬底层152。上衬底层150和下衬底层152可为单晶硅或任何其他所需材料。可使用互连层使上衬底层150连接到下衬底层152。互连层154可由金属(例如铜)之类的导电材料形成。在某些实施例中，互连层可包括焊料。互连层也可为直通硅通孔(TSV)。

如图7所示，互连层154可将源极跟随器晶体管40(SF1)耦接到采样晶体管42(SAMP)。互连层154可直接耦接到SF1和SAMP而不需要任何中间晶体管。互连层可允许光电二极管20具有比像素电路整体都在单个晶圆上的情况更大的尺寸。互连层154的另一个优点是它可作为光电二极管20的反射器。当光子通过光电二极管36时，其中一些光子可被光电二极管吸收并转化为电荷。但是，有一些光子可通过光电二极管而未被转化为电荷。这些光子可被互连层154反射出来并朝光电二极管向上游传播。这增加了光子被光电二极管转化为电荷的概率。

互连层154不一定必须位于晶体管40和42之间。例如，如图8所示，互连层可位于FD1和SF1之间。互连层154可直接耦接到SF1和FD1而不需要任何中间晶体管。在另一个实施例中，互连层154可位于FD1和转移晶体管38(TX)之间，如图9所示。互连层154可直接耦接到TX和FD1而不需要任何中间晶体管。

在本实用新型的各种实施例中，成像像素可包括上衬底层、下衬底层、浮动扩散区、上衬底层中耦接到浮动扩散区的光电二极管、位于上下衬底层之间并使上下衬底层耦接的互连层，以及下衬底层中的第一存储电容器。

成像像素还可包括耦接到浮动扩散区的源极跟随器晶体管、另一个浮动扩散区、耦接到该另一个浮动扩散区的另一个源极跟随器晶体管，以及耦接在源极跟随器晶体管和该另一个浮动扩散区之间的采样晶体管。互连层可插入源极跟随器晶体管和采样晶体管之间。浮动扩散区和源极跟随器晶体管可在上衬底层中形成，采样晶体管、另一个浮动扩散区和另一个源极跟随器晶体管可在下衬底层中形成。成像像素还可包括在下衬底层中形成的第二和第三存储电容器。

在其他实施例中，成像像素可包括在下衬底层中形成的耦接到浮动扩散区的源极跟随器晶体管。浮动扩散区可在上衬底层中形成，互连层可插入浮动扩散区和源极跟随器晶体管之间。成像像素还可包括在下衬底层中形成的第二和第三存储电容器。

在另一个实施例中，成像像素可包括在上衬底层中形成的耦接到浮动扩散区的转移晶体管。浮动扩散区可在下衬底层中形成，互连层可插入转移晶体管和浮动扩散区之间。成像像素还可包括在下衬底层中形成的第二和第三存储电容器。

在本实用新型的各种实施例中，成像像素可包括第一浮动扩散区、耦接到第一浮动扩散区的光电二极管、耦接到第一浮动扩散区的第一源极跟随器晶体管、第二浮动扩散区、耦接到第二浮动扩散区的第二源极跟随器晶体管、第一存储电容器、第二存储电容器和第三存储电容器。

成像像素还可包括插入第二浮动扩散区和第一源极跟随器晶体管之间的采样晶体管。成像像素还可包括插入第一浮动扩散区和第一正电源端子之间的第一重置晶体管，和插入第二浮动扩散区和第二正电源端子之间的第二重置晶体管。成像像素还可包括插入采样晶体管和第一存储电容器之间的晶体管、插入采样晶体管和第二存储电容器之间的晶体管，和插入采样晶体管和第三存储电容器之间的晶体管。成像像素还可包括插入输出线和第二源极跟随器晶体管之间的行选择晶体管。

在本实用新型的各种实施例中，可提供操作成像像素的方法。成像像素可包括光电二极管、浮动扩散区、第一存储电容器、第二存储电容器和第三存储电容器。所述方法可包括用光电二极管在第一时段内聚积第一电荷量，将浮动扩散区重置为电源电压，在将浮动扩散区重置为电源电压后将浮动扩散区处的第二电荷量采样并将第二电荷量储存在第一存储电容器中，将第一电荷量转移到浮动扩散区，在将第一电荷量转移到浮动扩散区后将浮动扩散区处的第一电荷量采样并将第一电荷量储存在第二存储电容器中，用光电二极管在第二时段内聚积第三电荷量，将第三电荷量转移到浮动扩散区，在将第三电荷量转移到浮动扩散区后将浮动扩散区处的第三电荷量采样并将第三电荷量储存在第三存储电容器中。

在某些实施例中，成像像素还可包括第四存储电容器。所述方法还可包括用光电二极管在第三时段内聚积第四电荷量，将第四电荷量转移到浮动扩散区，在将第四电荷量转移到浮动扩散区后将浮动扩散区处的第四电荷量采样并将第四电荷量储存在第四存储电容器中。所述方法还可包括在将第三电荷量转移到浮动扩散区之前和将浮动扩散区处的第二电荷量采样之后，将浮动扩散区重置为电源电压，并在将浮动扩散区重置为电源电压后和将第三电荷量转移到浮动扩散区之前，将浮动扩散区处的第四电荷量采样并将第四电荷量储存在第四存储电容器中。

第一时段可比第二时段长。成像像素还可包括耦接到浮动扩散区的第一源极跟随器晶体管、另一个浮动扩散区，和耦接到该另一个浮动扩散区的第二源极跟随器晶体管。成像像素还可包括插入第一源极跟随器晶体管和该另一个浮动扩散区之间的晶体管，并且将浮动扩散区处的第一电荷量采样并将第一电荷量储存在第二存储电容器中可包括接通该晶体管。

前述内容仅是对本实用新型原理的示例性说明，因此本领域技术人员可以在不脱离本实用新型的精神和范围的前提下进行多种修改。