图像传感器和成像像素的制作方法

本专利申请要求提交于2015年11月9日、由Jaroslav Hynecek发明的名称为“Pixels with High Dynamic Range and a Global Shutter Scanning Mode”(具有高动态范围和全局快门扫描模式的像素)的美国临时专利申请No.62/252767的优先权，该专利申请以引用方式并入本文，并且据此要求该申请的共同主题的优先权。

技术领域

本实用新型整体涉及成像系统，更具体地讲，涉及具有背照式像素的成像系统。

背景技术：

现代电子设备(诸如移动电话、相机和计算机)通常使用数字图像传感器。图像传感器(有时称为成像器)可由二维图像感测像素阵列形成。每个像素包括接收入射光子(光)并将光子转变为电信号的光敏元件。有时，图像传感器被设计为使用联合图像专家组(JPEG)格式将图像提供给电子设备。

一些常规图像传感器可在全局快门(GS)扫描模式下操作。但这可能需要在图像传感器的像素中具有额外的电荷存储节点，这样会占用很大一部分的可用像素区域，同时会增加传感器的成本。在这种情况下，可能需要高动态范围(HDR)全局快门像素来存储大量电荷，从而进一步增加传感器的成本。

因此希望能够为图像传感器提供改善的像素设计。

技术实现要素：

本实用新型解决的一个技术问题是改善占用可用像素区域且增加传感器成本的在全局快门扫描模式下操作的常规图像传感器。

根据本实用新型的一个方面，提供一种图像传感器，所述图像传感器包括成像像素，所述成像像素包括：第一衬底；第二衬底；在所述第一衬底中形成的光电二极管；在所述第一衬底中形成的第一电荷转移栅极和第二电荷转移栅极；在所述第二衬底中形成的第一电荷存储区和第二电荷存储区；以及第一互连层和第二互连层，其中所述第一互连层将所述第一电荷转移栅极耦接到所述第一电荷存储区，并且其中所述第二互连层将所述第二电荷转移栅极耦接到所述第二电荷存储区。

根据一个实施例，所述第二栅极包括电荷溢出栅极，并且其中所述电荷溢出栅极包括具有在所述电荷溢出栅极下方形成的离子注入的埋沟晶体管。

根据一个实施例，所述图像传感器被配置成在全局快门扫描模式下操作。

根据一个实施例，所述光电二极管被配置成响应于入射光产生总电荷量，其中所述成像像素被配置成使用所述第一电荷转移栅极将第一量的所述总电荷量转移到所述第一电荷存储区，并且其中所述第一电荷存储区为浮动扩散节点。

根据一个实施例，所述成像像素被配置成使用所述第二电荷转移栅极将第二量的所述总电荷量转移到所述第二电荷存储区，并且其中所述第二电荷存储区包括电荷存储电容器。

根据一个实施例，所述第一互连层和所述第二互连层在所述成像像素的相对侧上形成。

根据一个实施例，所述图像传感器还包括围绕所述成像像素的隔离区，其中所述隔离区包括掺杂硅。

根据一个实施例，所述图像传感器还包括：被配置成使所述电荷存储电容器重置到偏置电压的重置晶体管；以及耦接到所述电荷存储电容器的源极跟随器晶体管。

根据一个实施例，所述图像传感器还包括：耦接到所述浮动扩散节点的源极跟随器晶体管，其中所述源极跟随器晶体管在所述第二衬底中形成。

根据一个实施例，所述图像传感器还包括：在所述第二衬底中形成的双重置电路，所述双重置电路被配置成重置所述浮动扩散节点。

根据一个实施例，所述图像传感器还包括：第三衬底；以及在所述第三衬底中形成的列反馈放大器，其中所述列反馈放大器通过第三互连层耦接到所述双重置电路。

根据一个实施例，所述图像传感器还包括：在所述第二衬底中形成的有源重置电路，所述有源重置电路被配置成重置所述浮动扩散节点。

根据一个实施例，所述图像传感器还包括：第三衬底；以及所述第三衬底中的相关双采样信号处理电路。

根据本实用新型的一个方面，提供一种成像像素，包括：光电二极管；浮动扩散节点；电荷存储电容器；耦接在所述光电二极管和所述浮动扩散节点之间的第一电荷转移晶体管；耦接在所述光电二极管和所述电荷存储电容器之间的第二电荷转移晶体管；以及耦接到所述浮动扩散节点的有源重置电路。

根据一个实施例，所述成像像素还包括：耦接到所述浮动扩散节点的第一源极跟随器晶体管；以及耦接到所述电荷存储电容器的第二源极跟随器晶体管。

根据一个实施例，所述有源重置电路包括：耦接到所述浮动扩散节点的重置晶体管；p沟道增益晶体管；以及n沟道负载晶体管。

根据一个实施例，所述有源重置电路包括：耦接到所述浮动扩散节点的重置晶体管；n沟道增益晶体管；以及p沟道负载晶体管。

根据一个实施例，所述第二电荷转移晶体管是具有在电荷溢出栅极下方形成的离子注入的埋沟晶体管。

根据本实用新型的一个方面，提供一种成像像素，包括：在第一衬底中形成的光电二极管；在第二衬底中形成的浮动扩散节点；在所述第二衬底中形成的电荷存储电容器；耦接在所述光电二极管和所述浮动扩散节点之间的第一电荷转移栅极，其中所述第一电荷转移栅极在所述第一衬底中形成；耦接在所述光电二极管和所述电荷存储电容器之间的第二电荷转移栅极，其中所述第二电荷转移栅极在所述第一衬底中形成；以及耦接到所述浮动扩散节点的有源重置电路，其中所述有源重置电路包括增益晶体管、负载晶体管和重置晶体管，并且其中所述重置晶体管耦接到所述浮动扩散节点。

根据一个实施例，所述增益晶体管具有第一极性，其中所述负载晶体管具有第二极性，并且其中所述第一极性和所述第二极性不同。

本实用新型实现的一个技术效果是提供用于图像传感器的改善的像素，改善的像素具有较大的光圈效率和HDR性能高分辨率而不牺牲光电二极管的大小。

附图说明

图1是根据本实用新型实施方案的具有图像传感器的示例性电子设备的示意图。

图2是根据本实用新型实施方案的具有多个接合在一起的衬底的图像传感器的透视图。

图3是根据本实用新型实施方案的具有双重置电路的像素的电路图，该双重置电路在多个衬底上实现。

图4是根据本实用新型实施方案的具有有源重置电路的像素的电路图，该有源重置电路在多个衬底上实现。

图5是根据本实用新型实施方案的图3或图4中所示的像素中使用的示例性上部衬底的顶视图。

具体实施方式

本实用新型的实施方案涉及具有背照式像素的图像传感器。图1中示出了具有数字相机模块的电子设备。电子设备10可以是数字相机、计算机、移动电话、医疗设备或其他电子设备。相机模块12(有时称为成像设备)可包括图像传感器14和一个或多个镜头28。在操作期间，镜头28(有时称为光学器件28)将光聚焦到图像传感器14上。图像传感器14包括将光转换成数字数据的光敏元件(如像素)。图像传感器可具有任何数量(如，数百、数千、数百万或更多)的像素。典型的图像传感器可(例如)具有数百万的像素(如，百万像素)。例如，图像传感器14可包括偏置电路信号缓冲电路(如，源极跟随器负载电路)、采样保持电路、相关双采样(CDS)电路、放大器电路、模拟数字(ADC)转换器电路、数据输出电路、存储器(如，数据缓冲电路)、寻址电路等。

可将来自图像传感器14的静态图像数据和视频图像数据经由路径26提供给图像处理和数据格式化电路16。图像处理和数据格式化电路16可用于执行图像处理功能，诸如自动聚焦功能、深度感测、数据格式化、调节白平衡和曝光、实现视频图像稳定、脸部检测等。

图像处理和数据格式化电路16还可用于根据需要压缩原始相机图像文件(例如，压缩成联合图像专家组格式(或JPEG格式))。在典型布置(有时称为片上系统(SOC))中，相机传感器14以及图像处理和数据格式化电路16在共用集成电路芯片上实现。使用单个集成电路芯片来实施相机传感器14以及图像处理和数据格式化电路16能够有助于降低成本。不过，这仅仅是个示例。如果需要，可使用单独的集成电路芯片来实现相机传感器14以及图像处理和数据格式化电路16。

相机模块12可经由路径18将获得的图像数据传送到主机子系统20(例如，图像处理和数据格式化电路16可将图像数据传送到子系统20)。电子设备10通常向用户提供许多高级功能。例如，在计算机或高级移动电话中，可为用户提供运行用户应用程序的能力。为了实现这些功能，电子设备10的主机子系统20可包括存储和处理电路24以及输入-输出设备22，诸如小键盘、输入-输出端口、操纵杆和显示器。存储和处理电路24可包括易失性和非易失性的存储器(例如，随机存取存储器、闪存存储器、硬盘驱动器、固态驱动器，等等)。存储和处理电路24还可包括微处理器、微控制器、数字信号处理器、专用集成电路或其他处理电路。

图2示出了图1中的示例性图像传感器，诸如图像传感器14。图像传感器14可通过以下方式来感测光：将碰撞光子转换成积聚(收集)到传感器像素中的电子或空穴。在完成积聚周期之后，收集到的电荷可被转换成电压，该电压可被提供给图像传感器14的输出端子。在图像传感器14为互补金属氧化物半导体(CMOS)图像传感器的实施方案中，电荷到电压的转换可直接在图像传感器的像素中完成。然后，模拟像素电压可通过各种像素寻址和扫描方案被转移到输出端子。模拟信号还可在到达芯片输出之前在芯片上被转换成数字等同物。像素可具有源极跟随器(SF)，该源极跟随器可驱动用合适的寻址晶体管连接到像素的感测线。

在电荷到电压转换完成并且所得信号从像素转移出去之后，图像传感器14的像素可被重置以便准备积累新的电荷。在某些实施方案中，像素可使用浮动扩散区(FD)作为电荷检测节点。在使用浮动扩散节点时，重置可通过导通重置晶体管来实现，该重置晶体管将FD节点导电地连接到电压参考，该电压可以是像素SF漏极节点。这一步骤从浮动扩散节点移除收集到的电荷。然而，这可能生成kTC重置噪声。这种kTC重置噪声可使用相关双采样(CDS)信号处理技术从信号移除，以便实现低噪声性能。

图像传感器14可用一个或多个衬底层形成。衬底层可以是半导体材料层，诸如硅层。衬底层可使用金属互连件连接。图2中示出了一个示例，其中衬底42、44和46用于形成图像传感器14。衬底42、44和46有时可称为芯片。上部芯片42可包括像素阵列32中的钉扎光电二极管。上部芯片42还可包括电荷转移晶体管栅极。然而，为了确保上部芯片42中有充足的空间用于光电二极管，可在中部芯片44和下部芯片46中为像素形成多个像素电路。

可在每个像素处用互连层将中部芯片44接合到上部芯片42上。例如，可将中部芯片44中的像素电路34接合到浮动扩散(FD)，该浮动扩散连接到在上部芯片42中形成的电荷转移晶体管上。将上部芯片42中的每个像素接合到中部芯片44中对应的像素电路上(例如，浮动扩散接合到浮动扩散)可称为混合接合。中部芯片44和下部芯片46不可采用混合接合耦接。只有每个芯片的外围电接触垫36才可接合在一起(例如，芯片-芯片连接38)。图像传感器14中的每个芯片可包括相关电路。上部芯片可包括钉扎光电二极管和电荷转移晶体管栅极。中部芯片可包括像素电路(例如，浮动扩散节点、源极跟随器晶体管、重置晶体管等)。底部芯片可包括时钟生成电路、像素寻址电路、信号处理电路(诸如CDS电路)、模拟数字转换器电路、数字图像处理电路和系统接口电路中的一个或多个。

如本文所述，中部芯片44可包括浮动扩散节点和电荷感测晶体管(例如，源极跟随器晶体管)。然而，这可能使kTC重置噪声难以消除，因为可能难以完全使转移到该节点上的电荷重置。在后续实施方案中(如图3和图4)，电荷可被转移到FD节点上，这些节点在多个芯片之间被导电地连接在一起。为了从这些节点中读出信号而不产生kTC重置噪声，可提供额外的电路，诸如双重置电路或有源重置电路。

图3中示出了具有双重置电路的像素的简化像素电路图。图3示出了位于上部芯片42上的电路，该电路由钉扎光电二极管(PPD)102、低光级信 号电荷转移栅极103、高光级信号电荷溢出晶体管104和芯片接地触点(GND)109构成。高光级信号电荷溢出晶体管104可以是具有多个位于其栅极下的离子注入的埋沟晶体管，这有助于实现高像素到像素阈值的均匀性。到该芯片的控制信号可通过行线107(Tx1)和108(CLEAR)分布，并且到下方中部芯片44的电连接可通过触点105和106(有时称为互连垫、金属芯片-芯片互连接合垫、互连层或金属互连层)形成。钉扎光电二极管102可收集光生电子，并且可以是n型埋设二极管。在这些实施方案中，电荷转移栅极103和电荷溢出晶体管104都可以是n型沟道晶体管。然而，也可将上部芯片42设计成包括收集光生空穴的p型埋设二极管。在这些实施方案中，晶体管可以是p沟道型。这在一些应用中可能是有利的，因为用于收集空穴的光电二极管可具有更高的电荷存储能力，并且FD和晶体管p+结点泄漏可通过中部芯片44上FD结点110的n+结点泄漏进行部分补偿。

中部芯片像素电路可包括源极跟随器SF晶体管111以及相关的行寻址晶体管112。中部芯片还可包括FD重置晶体管113。为了消除kTC重置噪声，可包括双重置电路50。双重置电路50可包括额外的耦合电容器C_f115和误差电压保持电容器C_h 116。kTC重置噪声校正电压可在像素输出处被感测。像素输出可通过列信号线(V_o1)和芯片-芯片触点122传递到位于下部芯片46上的负反馈放大器124。该误差电压被反馈放大器124放大，然后通过芯片-芯片触点123传递回像素。然后，误差电压可穿过另一个列信号线和第二重置晶体管114。放大器增益可由电容器C_o 127和C_g 126设置。放大器可被周期性地重置为基准，该基准是从基准端子125(V_rf)提供给放大器的。从中部芯片到底部芯片的芯片-芯片触点122和123位于阵列外围(如图2所示)。电源线V_dd的电源线触点121也可位于阵列外围。

位于中部芯片44上的像素电路的行控制信号可通过线117(Rx2)、118(Sx1)和119(Rx1)传递。接地偏置可使用列或行线，通过触点120传递到中部芯片44。从特定像素信号中移除kTC重置噪声之后，该信号可通过位于下部芯片46上的电路处理。例如，下部芯片46可包括相关双采样(CDS)电路、模拟数字转换(ADS)电路以及其他所需的信号处理和放大模拟数字电路(如，数字相加电路、DR压缩电路等)。位于中部芯片上的晶体管可以是n沟道晶体管或p沟道晶体管。当顶部芯片由n沟道晶体管构成时，中部芯 片包括p沟道晶体管可能是有利的，因为可在FD结点110处发生一些结点泄漏电流补偿。

位于中部芯片44上的电路可在全局快门(GS)模式下实现传感器高动态范围(HDR)操作。这些电路可包括电荷溢出存储和感测电路52。电荷溢出存储和感测电路52可包括溢出电荷积聚电容器128(C_of1)、溢出电荷存储电容器129(C_of2)和相关的切换/重置晶体管131和130。重置晶体管130可耦接到电源线(V_dd)上。在完成整个阵列的GS电荷转移后，可关闭晶体管131，可重置晶体管130，并且电容器128可开始新的全局电荷积聚处理。然后，电容器129上出现的电压可由源极跟随器(SF)晶体管134和对应的行寻址晶体管135逐行读出。随后，可通过重置晶体管132将电容器129重置。然后，对应于溢出信号的电荷出现在列信号线140(V_o2)上，并且可被提供给下部芯片46进行处理。通过线136(Rx3)、137(Sx2)、138(Rx4)和139(Tx2)将行控制信号提供给这些电路。

在操作期间，电荷可被收集在钉扎光电二极管102中。可使用低光级信号电荷转移栅极103将一些电荷(与低光级照明相关)转移到浮动扩散节点110。可使用高光级信号电荷溢出晶体管104将其他电荷(与高光级照明相关)转移到电荷溢出存储和感测电路52。这可同时保存低光级信号和高光级信号，从而实现像素的高动态范围(HDR)操作。

溢出信号感测和处理可能不包括kTC重置噪声抑制电路。由溢出存储电容器存储的高光级信号的光致噪声可高到足以掩盖这些电路中产生的任何噪声。

图4中示出了具有有源重置电路的像素的简化像素电路图。图4中的像素不包括列反馈放大器124和图3中与其相关的组件。相反，图4示出了像素内有源重置电路54，该像素内有源重置电路由p沟道晶体管214(作为增益晶体管而连接)、其电流负载n沟道晶体管216和重置晶体管215(可以是p沟道或n沟道)构成。该电路通过用于重置的行线219(Rx)和行线217(Rx)进行控制，以在FD节点110完成重置后打开或关闭p沟道晶体管214的电流负载。该电路的接地是节点220，如有必要，该节点也可在一些其他略微正偏置处而不是在接地处偏置。同样，该电路中的晶体管的极性可根据顶部芯片晶体管的极性而变化，使得在FD连接节点上产生的 结点泄漏电流可部分地彼此补偿。在本实施方案中，电荷溢出信号处理电路52也可位于中部芯片上，如前文结合图3所讨论那样。

图5中示出了上部芯片42的拓扑结构的顶视图。如图所示，上部芯片42可包括像素隔离区307。该像素隔离区可通过离子注入p+型掺杂杂质或n+型掺杂杂质而形成。其中存储有光生电荷的像素有源区是图5中的区域312。通过向电荷转移栅极301施加脉冲，将来自像素有源区312的低光级信号转移到FD区303上。由高光级照明获得的像素溢出电荷在埋沟晶体管302的栅极下方流动到漏极扩散区304。当必须通过移除所有电荷来使光电二极管完全重置时，将正清除脉冲施加到栅极302。

图5中示出了接触通路，以黑色圆圈表示(如，接触通路308)。操作栅极的控制线由第一金属级M1(例如，用于转移栅极的线309、用于电荷清除栅极的线311和用于施加接地偏置的线310)形成。第二金属级M2可用于形成接合垫305和306，这些接合垫将电荷从扩散区转移到中层芯片电路(例如，图3中的接合垫105和106)。因此，每个像素具有两个混合接合垫。如图所示，每个混合接合垫可与相邻接合垫隔开一定距离58(例如，2.12μm、小于3μm、大于3μm等)。每个像素可具有宽度60(例如，3μm、小于3μm、大于3μm等)。图5中示出的像素可具有高光圈效率，这可提高图像传感器14的性能。

前述实施方案可收集并存储在像素光电二极管中产生的所有电荷(通过使用电荷溢出存储和感测电路)。低光级照明的电荷可被转移到中部芯片的浮动扩散节点上，在此处可读出具有低噪声的电荷而不产生kTC重置噪声。溢出电荷(与高光级照明相关)可积聚和存储在同样位于中部芯片上的电容器中。这能够在全局快门模式下实现HDR性能，而不牺牲光电二极管的大小。像素可具有较大的光圈效率、较大的量子效率和HDR性能高分辨率。

在本实用新型的各种实施方案中，图像传感器可包括成像像素。该成像像素可包括第一衬底、第二衬底、在第一衬底中形成的光电二极管、在第一衬底中形成的第一转移栅极和第二转移栅极、在第二衬底中形成的第一电荷存储区和第二电荷存储区，以及第一互连层和第二互连层。第一互连层可将第一转移栅极耦接到第一电荷存储区，第二互连层可将第二转移栅极耦接到第二电荷存储区。第二栅极可包括电荷溢出栅极，电荷溢出栅 极可包括具有在电荷溢出栅极下方形成的离子注入的埋沟晶体管。图像传感器可被配置成以全局快门模式操作。

光电二极管可被配置成响应于入射光产生总电荷量。成像像素可被配置成使用第一电荷转移栅极将第一量的总电荷量转移到第一电荷存储区，第一电荷存储区可以是浮动扩散节点。成像像素可被配置成使用第二电荷转移栅极将第二量的总电荷量转移到第二电荷存储区，第二电荷存储区可包括存储电容器。第一互连层和第二互连层可在成像像素的相对侧上形成。图像传感器还可包括围绕成像像素的隔离区。隔离区可包括掺杂硅。图像传感器还可包括被配置成使存储电容器重置到偏置电压的重置晶体管，以及耦接到存储电容器的源极跟随器晶体管。图像传感器还可包括耦接到浮动扩散节点的源极跟随器晶体管。源极跟随器晶体管可在第二衬底中形成。图像传感器还可包括在第二衬底中形成的双重置电路，该双重置电路被配置成使浮动扩散节点重置。图像传感器还可包括第三衬底，以及在第三衬底中形成的列反馈放大器。列反馈放大器可通过第三互连层耦接到双重置电路。图像传感器还可包括在第二衬底中形成的有源重置电路，该有源重置电路被配置成使浮动扩散节点重置。图像传感器还可包括第三衬底，以及第三衬底中的相关双采样信号处理电路。

在各种实施方案中，成像像素可包括光电二极管、浮动扩散节点、电荷存储电容器、耦接在光电二极管和浮动扩散节点之间的第一电荷转移晶体管、耦接在光电二极管和电容器之间的第二电荷转移晶体管，以及耦接到浮动扩散节点的有源重置电路。成像像素还可包括耦接到浮动扩散节点的第一源极跟随器晶体管和耦接到电荷存储电容器的第二源极跟随器晶体管。有源重置电路可包括耦接到浮动扩散节点的重置晶体管、p沟道增益晶体管和n沟道负载晶体管。有源重置电路可包括耦接到浮动扩散节点的重置晶体管、n沟道增益晶体管和p沟道负载晶体管。第二电荷转移晶体管可以是具有在电荷溢出栅极下方形成的离子注入的埋沟晶体管。

在各种实施方案中，成像像素可包括在第一衬底中形成的光电二极管、在第一衬底和第二衬底中形成的浮动扩散节点、在第二衬底中形成的电荷存储电容器、耦接在光电二极管和浮动扩散节点之间的第一电荷转移栅极、耦接在光电二极管和电荷存储电容器之间的第二电荷转移栅极，以及耦接到浮动扩散节点的有源重置电路。第一电荷转移晶体管可在第一衬 底中形成。第二电荷转移栅极可在第一衬底中形成。有源重置电路可包括增益晶体管、负载晶体管和重置晶体管。重置晶体管可耦接到浮动扩散节点。增益晶体管可具有第一极性，负载晶体管可具有第二极性，并且第一极性和第二极性可不同。

前述内容仅是对本实用新型原理的示例性说明，因此本领域技术人员可以在不脱离本实用新型的精神和范围的前提下进行多种修改。