一种视频质量检测系统的制作方法

本实用新型涉及视频分析技术领域，尤其是一种视频质量检测系统。

背景技术：

随着视频监控网络规模的不断增长，目前一般的大型视频监控系统都包含数万路的摄像头，但是在视频获取、编码、传输的过程中都可能受到干扰，使得视频质量下降，甚至可能导致视频信息的丢失，从而影响相关工作的开展。监控设备的维护已日渐成为一个比较棘手的问题。

目前，市场上的大多数视频检测系统都是基于PC机实现的，体积大、成本高、功耗大，应用也因此受到了限制。

技术实现要素：

针对上述问题，本实用新型提供一种低成本、低功耗、实时性强的视频质量检测系统。

为了解决上述技术问题，本实用新型的技术方案为：

一种视频质量检测系统，由视频采集模块、图像预处理模块、图像高级处理模块组成；

所述视频采集模块用于采集视频信息，由CCD摄像头和视频模数转换器组成；

所述图像预处理模块用于抑制图像噪音，由可编程逻辑器件FPGA及其外部扩展的同步动态随机存储器SDRAM组成，其中，所述可编程逻辑器件FPGA包括异步FIFO模块、视频解码模块、I²C接口模块、图像帧存读写控制模块、图像低级处理模块、通信模块，所述CCD摄像头通过所述视频模数转换器连接异步FIFO模块，异步FIFO模块、视频解码模块、图像帧存读写控制模块、图像低级处理模块、通信模块依次相连接，所述同步动态随机存储器SDRAM与所述图像帧存读写控制模块双向连接；

所述图像高级处理模块用于检测图像质量，由数字信号处理器DSP及其外部扩展的同步动态随机存储器SDRAM、闪速存储器FLASH组成，所述数字信号处理器DSP通过所述通信模块与所述可编程逻辑器件FPGA双向连接。

优选的，所述的数字信号处理器采用32位定点DSP芯片TM320VC5509，所述的可编程控制器FPGA采用芯片EP3C55。

优选的，所述的同步动态随机存储器SDRAM采用芯片MT48LC32M16A2。

优选的，所述的闪速存储器FLASH采用芯片AM29LV160D。

优选的，所述的视频模数转换器采用芯片SAA7113。

本实用新型采用数字信号处理器DSP组合可编程控制器FPGA的方式，选用高速硬件FPGA承担图像预处理任务，这样图像没有进入数字信号处理器之前，在前端模块中就先对大量图像数据进行了低级处理，使系统在减少数据传输量的同时还大大降低图像处理的时间开销，提高了系统的实时性能。本系统有效的实现了图像预处理的硬件化，使图像预处理可以并行执行，大大减少了传输的数据量，减轻了后端数字信号处理器的负荷，提高了视频检测系统的测量速度。

附图说明

图1为视频质量检测系统的结构示意图；

图2为图像预处理模块的结构示意图以及外部连接图；

图3为FPGA与外部扩展的SDRAM的硬件接线图；

图4为DSP与外部扩展的SDRAM的硬件接线图；

图5为DSP与外部扩展的FLASH的硬件接线图。

具体实施方式

下面结合附图和具体实施方式对本实用新型作进一步详细的说明。显然，所描述的实施例仅仅是本实用新型的一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域及相关领域的普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都应属于本实用新型保护的范围。

一种视频质量检测系统，如图1、图2所示，由视频采集模块、图像预处理模块、图像高级处理模块组成；

所述视频采集模块用于采集视频信息，由CCD摄像头和视频模数转换器组成；

所述图像预处理模块用于抑制图像噪音，由可编程逻辑器件FPGA及其外部扩展的同步动态随机存储器SDRAM组成，其中，所述可编程逻辑器件FPGA包括异步FIFO模块、视频解码模块、I²C接口模块、图像帧存读写控制模块、图像低级处理模块、通信模块，所述CCD摄像头通过所述视频模数转换器连接异步FIFO模块，异步FIFO模块、视频解码模块、图像帧存读写控制模块、图像低级处理模块、通信模块依次相连接，所述同步动态随机存储器SDRAM与所述图像帧存读写控制模块双向连接；

所述图像高级处理模块用于检测图像质量，由数字信号处理器DSP及其外部扩展的同步动态随机存储器SDRAM、闪速存储器FLASH组成，所述数字信号处理器DSP通过所述通信模块与所述可编程逻辑器件FPGA双向连接。

图像预处理的数据量大，但算法简单，而高级处理的算法复杂，数据量却相对小。在图像处理的实现手段中，图像预处理阶段，利用软件来实现是一个很耗时的过程，但是利用硬件实现，就可以大量数据并行处理，极大的提高处理速度，因此选用高速硬件FPGA承担图像预处理任务，这样图像没有进入数字信号处理器之前，在前端模块中就先对大量图像数据进行了低级处理，使系统在减少数据传输量的同时还大大降低图像处理的时间开销，提高了系统的实时性能。本系统有效的实现了图像预处理的硬件化，使图像预处理可以并行执行，大大减少了传输的数据量，减轻了后端数字信号处理器的负荷，提高了视频检测系统的测量速度。

视频采集首先要通过CCD摄像头取得模拟视频信号，再经过视频模数转换器将模拟视频信号转换成数字视频信号。

视频解码芯片SAA7113集成了对模拟视频信号进行模数转换的复杂电路，可以输入4路模拟视频信号，通过内部寄存器的不同设置可以对4路输入进行转换。SAA7113具有I²C总线控制端口，通过I²C总线对其内部寄存器进行配置，从而控制SAA7113的运行。

异步FIFO模块接收从视频模数转换器传送来的数字视频信号，解决系统数据缓冲和异步时钟的问题；视频解码模块对得到的数字视频信号进行解码，识别出行、场同步信号，并且根据需要选择采集图像的大小；图像帧存读写控制模块用来读写FPGA片外的同步动态随机存储器SDRAM；图像低级处理模块从图像帧存读写控制模块中读取一帧图像数据，对其进行底层大量运算的图像预处理，再通过通信模块，传送至数字信号处理器DSP进行图像质量检测。

所述的可编程控制器FPGA采用低功耗、低成本、片内资源丰富的Cyclon III系列芯片EP3C55，并外部扩展两片同步动态随机存储器SDRAM对图像数据进行缓冲，提高数据的传输效率，图3为EP3C55与外部扩展的SDRAM的硬件接线图。

所述的数字信号处理器采用32位定点DSP芯片TM320VC5509，其主时钟能够工作在144MHz，利用双累加器和算术逻辑单元，每个周期能执行一条指令或并行的两条指令，具有高达288MIPS的处理能力。但由于TM320VC5509内部仅有320K的RAM，用于数据和程序的存储，对于图像处理而言，这个存储空间太小，不能满足需求，因此需要外部扩展存储空间，由于动态存储器速度快、容量大、性价比高，因此也选择外扩SDRAM。TM320VC5509的EMIF有4个片选空间，每个片选空间支持4M Byte的SDRAM，图4为TM320VC5509与外部扩展的SDRAM的硬件接线图。DSP芯片TM320VC5509外扩闪速存储器FLASH，优选芯片AM29LV160D，采用TM320VC5509提供的程序自引导功能在系统复位时将程序载入到高速的内部RAM中全速执行，FLASH被映射到9000000H开始的存储区域。程序放在FLASH中，DSP启动后引导加载到片内RAM后执行，以获得较高的处理速度，图5为TM320VC5509与外部扩展的FLASH的硬件接线图。