技术特征：
技术总结
本发明提供一种发送电路，利用所述发送电路有可能有助于突发错误的错误校正，且不会增加在由多个OTN帧信号构成的多帧中的处理负载。所述发送电路具有：发送侧信号识别单元，其用于检测MFAS且识别N个OTN帧信号的次序；多帧内序列转换单元，其用于响应于所识别的次序来转换所述多帧内部的数据信号的序列；发送侧重布置单元，其用于将所顺序地转换的数据信号汇集成等于所述OTN帧信号的长度的长度且产生N个准OTN帧信号；以及发送单元，其用于发送由所述N个准OTN帧信号构成的所述多帧。
技术研发人员：原康
受保护的技术使用者：日本电气株式会社
技术研发日：2016.01.07
技术公布日：2017.09.26