发送装置、接收装置、通信系统、信号发送方法、信号接收方法以及通信方法与流程

本公开涉及一种发送装置、一种接收装置、一种通信系统、一种信号发送方法、一种信号接收方法以及一种通信方法，其全部适用于发送数据信号和时钟信号，

背景技术：

近年来，在诸如智能手机和相机装置的移动装置中已越来越多地处理大容量图像数据，并且高速性能和低功耗已被期望用于在单个装置内或者不同的装置之间的数据发送。为了满足这种要求，作为旨在用于移动装置和相机装置的连接接口，已促进了由mipi(移动工业处理器接口)联盟开发的诸如c-phy标准和d-phy标准的高速接口标准的标准化。c-phy标准和d-phy标准是通信协议的物理层(物理层：phy)的接口规范。此外，作为c-phy标准和d-phy标准的更高级协议层，用于内置在移动装置中的显示器的dsi(显示器串行接口)和用于相机装置的csi(相机串行接口)目前是可用的。专利文献1提出了一种试图根据d-phy标准来稳定信号发送的技术。

引用户列表

专利文献

ptl1：日本未经审查专利申请公开第2014-522204号

技术实现要素：

在如上所述的c-phy标准和d-phy标准中，高速(hs)差分信号用于实质数据信号的发送。此外，在时钟信号和数据信号的消隐时段中，使用低功率(lp)信号。hs差分信号和lp信号通过公共发送路径发送。例如，在d-phy标准中，存在通过其发送时钟信号的单个发送路径(时钟通道)以及通过其发送数据信号的一个或多个发送路径(数据通道)。时钟通道和数据通道中的每一个中的信号发送时段具有利用hs差分信号发送的时段和利用lp信号发送的时段。在时钟通道和数据通道中的每一个中，hs差分信号和lp信号通过公共发送路径发送。然而，lp信号不是差分信号，而是单端信号，并且信号发送所要求的电压值不同于用于hs差分信号的电压值。结果，这需要用于hs差分信号和lp信号中的每一个的发送和接收的分离电路。

因此，期望提供一种发送装置、一种接收装置、一种通信系统、一种信号发送方法、一种信号接收方法以及一种通信方法，其全部能够减少用于数据发送的功耗。

根据本公开的实施方式的发送装置包括：时钟信号发送电路，将时钟信号输出到时钟信号线；数据信号发送电路，将数据信号输出到数据信号线；以及消隐控制器，控制时钟信号发送电路，以与数据信号的消隐时段同步地从时钟信号发送电路向时钟信号线输出预定的消隐信号而不是时钟信号。

根据本公开的实施方式的接收装置包括：数据信号接收电路，通过数据信号线接收数据信号；以及时钟信号接收电路，通过时钟信号线接收时钟信号和与数据信号的消隐时段同步地输出的预定的消隐信号。

根据本公开的实施方式的通信系统包括：发送装置，将时钟信号输出到时钟信号线，将数据信号输出到数据信号线，并且与数据信号的消隐时段同步地输出预定的消隐信号而不是时钟信号；以及接收装置，通过数据信号线接收数据信号，并通过时钟信号线接收时钟信号和预定的消隐信号。

根据本公开的实施方式的信号发送方法包括：将时钟信号输出到时钟信号线；将数据信号输出到数据信号线；并且与数据信号的消隐时段同步地将预定的消隐信号而不是时钟信号输出到时钟信号线。

根据本公开的实施方式的信号接收方法，包括：通过数据信号线接收数据信号；并且通过时钟信号线接收时钟信号和与数据信号的消隐时段同步地输出的预定的消隐信号。

根据本公开的实施方式的通信方法包括：将时钟信号输出到时钟信号线；将数据信号输出到数据信号线；与数据信号的消隐时段同步地将预定的消隐信号而不是时钟信号输出到时钟信号线；通过数据信号线接收数据信号；并且通过时钟信号线接收时钟信号和预定的消隐信号。

在根据本公开的实施方式的发送装置或通信系统或者信号发送方法或通信方法中，与数据信号的消隐时段同步地将预定的消隐信号而不是时钟信号输出到时钟信号线。

在根据本公开的实施方式的接收装置或通信系统或者信号接收方法或通信方法中，通过时钟信号线接收时钟信号和与数据信号的消隐时段同步地输出的预定的消隐信号。

根据本公开的实施方式的发送装置或通信系统或者信号发送方法或通信方法，与数据信号的消隐时段同步地将预定的消隐信号而不是时钟信号输出到时钟信号线，这使得可以降低数据发送的功耗。

根据本公开的实施方式的接收装置或通信系统或者信号接收方法或通信方法，通过时钟信号线接收时钟信号和与数据信号的消隐时段同步地输出的预定的消隐信号，这使得可以降低数据发送的功耗。

要注意的是，本公开的效果并不一定限于此处所描述的效果，而可以是本公开所描述的效果中的一种或多种。

附图说明

图1是示出发送数据信号和时钟信号的通信系统的概要的框图。

图2是示出根据实现图1所示的通信系统的比较例的通信系统的配置示例的框图。

图3是示出图2所示的通信系统的具体电路配置示例的电路图。

图4是示出在图2所示的通信系统中的时钟通道和数据通道上要发送的每个信号的信号波形的示例的说明图。

图5是示出根据本公开的第一实施方式的通信系统的概要的框图。

图6是示出图5所示的通信系统的具体电路配置示例的电路图。

图7是示出在图5所示的通信系统中的时钟通道和数据通道上要发送的每个信号的信号波形的示例的说明图。

图8是关于差分信号的说明图。

图9是示出根据第二实施方式的通信系统的具体电路配置示例的电路图。

图10是示出在图9所示的通信系统中的时钟通道和数据通道上要发送的每个信号的信号波形的示例的说明图。

图11是示出在根据第二实施方式的第一变形例的通信系统中的时钟通道和数据通道上要发送的每个信号的信号波形的示例的说明图。

图12是示出在根据第二实施方式的第二变形例的通信系统中的时钟通道和数据通道上要发送的每个信号的信号波形的示例的说明图。

图13是示出在根据第二实施方式的第三变形例的通信系统中的时钟通道和数据通道上要发送的每个信号的信号波形的示例的说明图。

图14是示出在根据第二实施方式的第四变形例的通信系统中的时钟通道和数据通道上要发送的每个信号的信号波形的示例的说明图。

图15是示出在根据第二实施方式的第五变形例的通信系统中的时钟通道和数据通道上要发送的每个信号的信号波形的示例的说明图。

图16是示出根据第三实施方式的通信系统的概要的框图。

图17是示出图16所示的通信系统的具体应用示例的框图。

图18是示出图17所示的应用示例中的数据发送处理的示例的流程图。

图19是示出根据第四实施方式的通信系统的概要的框图。

图20是示出在根据第四实施方式的通信系统中的时钟通道和数据通道上要发送的每个信号的信号波形的第一示例的说明图。

图21是示出在根据第四实施方式的通信系统中的时钟通道和数据通道上要发送的每个信号的信号波形的第二示例的说明图。

图22是根据任何实施方式的通信系统可应用至的智能手机的外观配置的示例的透视图。

图23是示出根据任何实施方式的通信系统可应用至的应用处理器的配置示例的框图。

图24是示出根据任何实施方式的通信系统可应用至的图像传感器的配置示例的框图。

图25是示出根据任何实施方式的通信系统可应用至的车载相机的安装示例的说明图。

图26是示出其中根据每个实施方式的通信系统可应用至车载相机的配置示例的框图。

具体实施方式

在下文中，参考附图详细描述本公开的实施方式。要注意的是，按照以下顺序给出描述。

0.使用lp信号和hs差分信号的通信系统(比较例)(图1至图4)

1.第一实施方式(仅使用hs差分信号的通信系统的第一示例)(图5至图7)

2.第二实施方式(仅使用hs差分信号的通信系统的第二示例)

2.1配置和操作(图9至图10)

2.2变形例(图11至图15)

3.第三实施方式(允许在两种通信模式之间转换的通信系统)(图16至18)

4.第四实施方式(省略终端控制通信系统)(图19至图21)

5.应用示例

5.1第一应用示例(图22至图24)

5.2第二应用示例(图25至图26)

6.其他实施方式

<0.使用lp信号和hs差分信号的通信系统>

在描述根据实施方式的通信系统之前，首先描述使用lp信号和hs差分信号的通信系统的概要，作为比较例。

图1示出了对应于根据例如c-phy标准或d-phy标准的通信接口的通信系统的概要。图1所示的通信系统包括发送器tx和接收器rx。此外，该通信系统包括例如跨发送器tx和接收器rx的允许在其上发送时钟信号的时钟通道cl和允许在其上发送数据信号(诸如图像信号)的数据通道dl。要注意的是，图1示出具有四个数据通道dl1、dl2、dl3和dl4的数据通道dl的示例；然而，数据通道dl的数量不限于此，并且例如，仅单个数据通道dl1也可以是可接受的。

发送器tx包括发送数字电路tx-数字(tx-digital)和发送模拟电路tx-模拟(tx-analog)。例如，在发送数字电路tx-数字和发送模拟电路tx-模拟之间发送16位或8位并行信号。

接收器rx包括接收数字电路rx-数字(rx-digital)和接收模拟电路rx-模拟(rx-analog)。例如，在数据通道dl1、dl2、dl3和dl4中的每一个上，在接收模拟电路rx-模拟和接收数字电路rx-数字之间发送16位或8位并行信号。在时钟通道cl上，例如，在接收模拟电路rx-模拟和接收数字电路rx-数字之间发送2位串行信号。

在时钟通道cl上，通过允许通过其发送差分时钟信号的时钟信号线30在发送模拟电路tx-模拟和接收模拟电路rx-模拟之间进行耦接。在数据通道dl1、dl2、dl3和dl4上，分别通过允许通过其发送差分数据信号的数据信号线31、32、33和34在发送模拟电路tx-模拟和接收模拟电路rx-模拟之间进行耦接。时钟信号线30和数据信号线31、32、33和34中的每一个具有一对正信号线dp和负信号线dn，通过这些信号线发送差分信号。例如，通过时钟信号线30和数据信号线31、32、33和34中的每一个发送2位串行信号。

图2示出了根据实现图1所示的通信系统的比较例的通信系统的配置示例。要注意的是，图2仅示出了作为图1中的数据通道dl的单个数据通道dl1；然而，其他数据通道dl2、dl3和dl4可以具有基本上类似的配置。

根据比较例的通信系统包括对应于图1中的发送器tx的发送器101和对应于图1中的接收器rx的接收器102。

在时钟通道cl上，发送器101包括处理hs差分信号的cl-hs电路111和处理lp信号的cl-lp电路112。在数据通道dl1上，发送器101包括处理hs差分信号的dl-hs电路113和处理lp信号的dl-lp电路114。

在时钟通道cl上，接收器102包括处理hs差分信号的cl-hs电路121和处理lp信号的cl-lp电路122。在数据通道dl1上，接收器102包括处理hs差分信号的dl-hs电路123和处理lp信号的dl-lp电路124。

图3示出了根据图2所示的比较例的通信系统的具体电路配置示例。另外，图4示出了在根据图2所示的比较例的通信系统中的时钟通道cl和数据通道dl1上要发送的每个信号的信号波形的示例。

如图4所示，在根据比较例的通信系统中，在时钟通道cl上，要从发送器101输出到时钟信号线30上的信号的状态具有其中信号处于以hs差分信号的形式发送的状态的hps(高速状态)时段以及其中信号处于以lp信号的形式发送的状态的lps(低功率状态)时段。在hps时段中，实质时钟信号以hs差分信号的形式输出。

以类似的方式，在数据通道dl1上，要从发送器101输出到数据信号线31上的信号的状态具有其中信号处于以hs差分信号的形式发送的状态的hps时段以及其中信号处于以lp信号的形式发送的状态的lps时段。在hps时段中，实质数据信号以hs差分信号的形式输出。要注意的是，实质数据信号的一部分在图4中记为hst。另外，hps时段包括trial时段ths-trial、sync(同步)时段ths-sync和其他时段。在lps时段中包含不包含实质数据信号的一部分的消隐时段。实质数据信号以字节为单位输出。

如图3所示，通信系统包括向发送器101内部的每个电路部提供时钟信号的晶体振荡器(xtal)82和pll电路81以及向接收器102内部的每个电路部提供时钟信号的晶体振荡器(xtal)83。

cl-hs电路111包括hs状态机(hsfsm)51、选择器52，并行/串行(ps)转换电路53、时钟分频器(div)54以及hs驱动器(hsdrv)55。选择器52选择性地输出触发(toggle)信号、值为0的信号(all0)和值为1的信号(all1)。触发信号例如是8位时钟信号(1010_1010)。

cl-lp电路112包括lp状态机(lpfsm)41、lp编码器(lpenc)42和lp驱动器(lpdrv)43。时钟通道控制信号输入到lp状态机器41。

dl-hs电路113包括hs状态机(hsfsm)71、选择器72、并行/串行(ps)转换电路73和hs驱动器(hsdrv)74。数据发送就绪信号txreadyhs从hs状态机71输出。选择器72选择性地输出发送数据txdatahs、同步码信号sync、值为0的信号(all0)以及值为1的信号(all1)。

dl-lp电路114包括lp状态机(lpfsm)61、lp编码器(lpenc)62和lp驱动器(lpdrv)63。数据发送请求信号txrequesths输入到lp状态机61。

要注意的是，在发送器101中，lp驱动器43、hs驱动器55、lp驱动器63和hs驱动器74对应于图1中的发送模拟电路tx-模拟。

cl-hs电路121包括用作时钟信号终端电路的终端电路(term)56、hs接收器(hsrcv)57和时钟分频器(div)58。终端电路56具有终端电阻。

cl-lp电路122包括lp接收器(lprcv)44、lp解码器(lpdec)45和lp状态机(lpfsm)46。lp状态机46输出时钟通道cl的状态信号。

dl-hs电路123包括用作数据信号终端电路的终端电路(term)75、hs接收器(hsrcv)76、时钟分频器(div)77以及字对齐校正电路(aln)78。终端电路75具有终端电阻。字对齐校正电路(aln)78输出接收同步信号rxsynchs、接收有效信号rxvalidhs、以及接收数据rxdatahs。

dl-lp电路124包括lp接收器(lprcv)64、lp解码器(lpdec)65和lp状态机(lpfsm)66。lp状态机66输出接收活动信号rxactivehs。

要注意的是，在接收器102中，主要地，lp接收器44、终端电路56、hs接收器57、lp接收器64、终端电路75和hs接收器76对应于图1中的接收模拟电路rx-模拟。

【1、第一实施方式】

接下来，提供对本公开的第一实施方式的描述。在后文中，适当省略与上述比较例中基本上类似的配置和作用的描述。

图5示出了实现图1所示的通信系统的根据本公开的第一实施方式的通信系统的概要。图6示出了图5所示的通信系统的具体电路配置示例。另外，图7示出了在图5所示的通信系统中在时钟通道cl和数据通道dl1上要发送的每个信号的信号波形的示例。要注意的是，图5至图7仅示出单个数据通道dl1作为图1中的数据通道dn；然而，其他数据通道dl2、dl3和dl4可以具有基本上类似的配置。

根据本实施方式的通信系统包括对应于图1中的发送器tx的发送器1(发送装置)以及对应于图1中的接收器rx的接收器2(接收装置)。

如图7所示，在根据本实施方式的通信系统中，在时钟通道cl上，包括消隐时段的要从发送器1输出到时钟信号线30上的所有信号仅是hs差分信号。如后面所述，在时钟通道cl上，在消隐时段中，具有预定的第一信号值(例如，hs-0)的差分消隐信号和具有与预定第一信号值不同的预定的第二信号值(例如，hs-1)的差分信号作为预定的消隐信号从发送器1输出到时钟信号线30上。

要注意的是，hs-0指示值为0的差分信号(差分0(差分-0))，并且hs-1指示值为1的差分信号(差分1(差分-1))。更具体地，如图8所示，hs-0信号是指其中差分信号的发送线中的正信号线dp的电压电平变低并且负信号线dn的电压电平变高的差分信号。此外，hs-1信号是指其中差分信号的发送线中的正信号线dp的电压电平变高并且负信号线dn的电压电平变低的差分信号。

类似地，在数据通道dl1上，包括消隐时段的从发送器1输出到数据信号线31上的所有信号仅是hs差分信号。

要注意的是，在图7中，实质数据信号部分记为hst。实质数据信号的时段之前和之后的时段可以包括sync(同步)时段ths-sync和trial时段ths-trial。在数据通道dl1上，在消隐时段中，可以在整个消隐时段内将任何差分信号(例如，hs-0或hs-1)作为预定的消隐信号从发送器1输出到数据信号线31。

如图6中所示，根据本实施方式的通信系统包括向发送器1内的每个电路部提供时钟信号的晶体振荡器(xtal)82和pll电路81，以及向接收器2内的每个电路部提供时钟信号的晶体振荡器(xtal)83和pll电路84。

在时钟通道cl上，发送器1包括处理hs差分信号的cl-hs电路11。在数据通道dl1上，发送器1包括处理hs差分信号的dl-hs电路13。

cl-hs电路11也可以是将包括差分时钟信号的hs差分信号输出到时钟信号线30上的差分时钟信号发送电路。dl-hs电路13也可以是将差分数据信号输出到数据信号线31上的差分数据信号发送电路。

在本实施方式中的发送器1可以不包括与在上述比较例中处理lp信号的cl-lp电路112和dl-lp电路114相对应的电路。

cl-hs电路11可以包括基本上类似于图3中的cl-hs电路111的电路，如图6所示。换言之，cl-hs电路11可以包括hs状态机(hsfsm)51、选择器52、并行/串行(ps)转换电路53、时钟分频器(div)54和hs驱动器(hsdrv)55。选择器52选择性地输出触发信号、具有等于预定的第一信号值(hs-0)的值0的信号(all0)、以及具有等于预定的第二信号值(hs-1)的值1的信号(all1)。触发信号例如是8位时钟信号(1010_1010)。在本实施方式中，时钟通道控制信号和数据发送请求信号txrequesths被输入到hs状态机51。

dl-hs电路13可以包括基本上类似于图3中的dl-hs电路113的电路，如图6所示。换言之，dl-hs电路13可以包括hs状态机(hsfsm)71、选择器72、并行/串行(ps)转换电路73和hs驱动器(hsdrv)74。数据发送就绪信号txreadyhs从hs状态机71输出。选择器72选择性地输出发送数据txdatahs、同步码信号sync、具有等于预定的第一信号值(hs-0)的值0的信号(all0)、以及具有等于预定的第二信号值(hs-1)的值1的信号(all1)。

发送器1包括消隐控制器20。消隐控制器20可以包括hs状态机51和hs状态机71，如图6所示。

消隐控制器20控制dl-hs电路13，以便与数据信号的消隐时段的开始时间同步地从dl-hs电路13向数据信号线31输出预定的数据消隐信号而不是数据信号。此外，消隐控制器20控制cl-hs电路11，以便与数据信号的消隐时段的开始时间同步地从cl-hs电路11向时钟信号线30输出差分消隐信号而不是时钟信号，在该差分消隐信号中预定的第一信号值(例如，hs-0)在整个预定时段或更长的时段内持续。此处，预定时段是指比时钟信号的时钟周期长的时段。差分消隐信号是其中预定的第一信号值在比时钟信号的时钟周期更长的时段内持续的信号，这使得可以检测稍后描述的接收器2中的时钟状态鉴别电路59中的信号变化，从而检测消隐时段的开始。

此外，消隐控制器20控制cl-hs电路11，以便与数据信号的消隐时段的结束时间同步地从cl-hs电路11向时钟信号线30输出与差分消隐信号不同的预定的差分信号，而不是差分消隐信号。具体地，消隐控制器20控制cl-hs电路11以便输出其中与预定的第一信号值不同的预定的第二信号值(例如，hs-1)在整个预定时段或更长的时段内持续的差分信号，作为预定的差分信号。需要注意的是，以上描述中的预定的第一信号值可以是hs-1，并且预定的第二信号值可以是hs-0。预定的差分信号是其中与预定的第一信号值不同的预定的第二信号值在整个预定时段或更长的时段内持续的差分信号，这使得可以检测稍后描述的接收器2中的时钟状态鉴别电路59中的信号变化，从而检测消隐时段的结束和数据信号的传送的开始。

在时钟通道cl上，接收器2包括处理hs差分信号的cl-hs电路21。在数据通道dl1上，接收器2包括处理hs差分信号的dl-hs电路23。

dl-hs电路23也可以是通过数据信号线31接收差分信号的差分数据信号接收电路。cl-hs电路21也可以是通过时钟信号线30接收从上述cl-hs电路11输出的差分时钟信号和差分消隐信号的差分时钟信号接收电路。

本实施方式中的接收器2可以不包括与在上述比较例中处理lp信号的cl-lp电路122和dl-lp电路124相对应的电路。

dl-hs电路23可以包括基本上类似于图3中的dl-hs电路123的电路，如图6所示。换言之，dl-hs电路23可以包括用作耦接到数据信号线31的数据信号终端电路的终端电路(term)75、hs接收器(hsrcv)76、时钟分频器(div)77、以及字对齐校正电路(aln)78。终端电路75具有终端电阻。字对齐校正电路(aln)78输出接收同步信号rxsynchs、接收有效信号rxvalidhs、以及接收数据rxdatahs。

cl-hs电路21可以包括基本上类似于图3中的cl-hs电路121的电路，如图6所示。换言之，cl-hs电路21可以包括用作耦接到时钟信号线30的时钟信号终端电路的终端电路(term)56、hs接收器(hsrcv)57和时钟分频器(div)58。终端电路56具有终端电阻。

cl-hs电路21进一步包括时钟(cl)状态鉴别电路59。时钟状态鉴别电路59通过hs接收器57接收从发送器1的cl-hs电路11传入的时钟信号、具有预定的第一信号值(例如，hs-0)的差分消隐信号(例如，hs-0)、以及具有预定的第二信号值(例如，hs-1)的差分信号。

时钟状态鉴别电路59具有作为终端控制电路的功能，并且控制数据信号终端电路(终端电路75)和时钟信号终端电路(终端电路56)，以基于差分消隐信号断开相应的终端电阻。此外，时钟状态鉴别电路59控制终端电路75和终端电路56，以基于与数据信号的消隐时段的结束时间同步输出的具有预定的第二信号值(例如，hs-1)的差分信号接通相应的终端电阻。

要注意的是，与终端电阻的接通/断开切换相关联的信号电压幅度在时钟通道cl和数据通道dl1中的每一个上的消隐时段中变化，如图7所示。此外，在消隐时段中断开终端控制，使得可以减小流过时钟信号线30和数据信号线31的电流的值。

此外，时钟状态鉴别电路59具有输出接收活动信号rxactivehs并对字对齐校正电路78执行字对齐控制的功能。时钟状态鉴别电路59正确地检测消隐时段的结束和数据信号的传送的开始，使得可以检测同步码信号sync并且利用字对齐校正电路78来执行字对齐控制。

【效果】

如上所述，根据本实施方式，与数据信号的消隐时段的开始时间同步地将差分消隐信号而不是时钟信号输出到时钟信号线30上，在该差分消隐信号中预定的第一信号值在整个预定时段或更长的时段内持续，这使得可以减少数据发送的功耗。

另外，通过时钟信号线30接收差分时钟信号和与数据信号的消隐时段的开始时间同步地输出并且其中预定的第一信号值在整个预定时段或更长的时段内持续的差分消隐信号，这使得可以减少数据发送的功耗。

此外，根据本实施方式，可以利用hs差分信号将数据信号传送到在根据上述比较例的通信系统中也未有效使用的lp信号部分(消隐时段)。这使得可以通过利用hs差分信号来降低数据信号的传送速率，从而整体上实现低功耗。另外，根据本实施方式，与根据上述比较例的通信系统相比，消除了用于处理lp信号的电路的需要，这使得可以减小电路尺寸。

要注意的是，本文描述的效果仅仅是示例性的而非限制性的，并且通过该技术实现的效果可以是不同于本文描述的那些效果。以下其他实施方式的效果也是如此。

【2、第二实施方式】

接下来，提供对本公开的第二实施方式的描述。在后文中，适当省略与上述比较例和上述第一实施方式中基本上类似的配置和作用的描述。

图9示出了根据本实施方式的通信系统的具体电路配置示例。此外，图10示出了在根据本实施方式的通信系统中的时钟通道cl和数据通道dl1上要发送的每个信号的信号波形的示例。要注意的是，图9和图10仅示出了单个数据通道dl1作为图1中的数据通道dn；然而，其他数据通道dl2、dl3和dl4可以具有基本上类似的配置。要注意的是，表示根据本实施方式的通信系统的概要的方框配置可以基本上类似于图5中的方框配置。

同样在本实施方式中，与上述第一实施方式一样，消隐控制器20控制cl-hs电路11，以与数据信号的消隐时段的结束时间同步地从cl-hs电路11向时钟信号线30输出与差分消隐信号不同的预定的差分信号，而不是差分消隐信号。在上述第一实施方式中，消隐控制器20控制cl-hs电路11，以输出其中预定的第二信号值(例如，hs-1)在整个预定时段或更长的时段内持续的差分信号作为预定的差分信号。相反，在本实施方式中，消隐控制器20控制cl-hs电路11，以在整个预定时段或更长的时段内输出时钟信号作为预定的差分信号。预定的差分信号是在整个预定时段或更长的时段内输出的时钟信号，这使得可以检测接收器2中的时钟状态鉴别电路59中的信号变化，从而检测消隐时段的结束和数据信号的传送的开始。

在本实施方式中，在时钟通道cl上，在消隐时段中，具有预定的第一信号值(例如，hs-0或hs-1)的差分消隐信号以及时钟信号从发送器1输出到时钟信号线30，如图7所示。

与图6中的电路配置相比，要输入到接收器2a的cl-hs电路21中的时钟状态鉴别电路59的信号在图9的电路中是不同的。换言之，在图6示出的电路配置中的接收器2中，来自hs接收器57的信号直接输入到时钟状态鉴别电路59。相反，在图9示出的电路配置中的接收器2a中，来自hs接收器57的信号不直接输入到时钟状态鉴别电路59，而是由时钟分频器58划分的信号输入到时钟状态鉴别电路59。以这种方式，检测消隐时段的开始时间和结束时间。

其他配置和操作可以基本上类似于根据上述第一实施方式的通信系统的配置和操作。

【2.2变形例】

接下来，提供对根据第二实施方式的通信系统的第一到第五变形例的描述。

图11至图15中的每一个示出了在根据第一至第五变形例中的每一个的通信系统中的时钟通道cl和数据通道dl1上要发送的每个信号的信号波形的示例。要注意的是，图11至图15仅示出单个数据通道dl1，作为图1中的数据通道dn；然而，其他数据通道dl2、dl3和dl4可以具有基本上类似的配置。此外，表示根据本实施方式的通信系统的概要的方框配置可以基本上类似于图5中的方框配置。

(第一变形例)

在图11所示的第一变形例中，在消隐时段中要从发送器1输出到数据通道dl1的信号与图10所示的示例中的信号不同。在数据通道dl1上，在消隐时段中，具有要在hst时段中发送的实质数据信号的最后值的反转值的差分信号作为预定的数据消隐信号从发送器1的dl-hs电路13首先输出。之后，从dl-hs电路13输出差分为0(hs-0)的差分信号。

消隐控制器20控制dl-hs电路13，以与消隐时段的开始时间同步地从dl-hs电路13向数据信号线31输出具有数据信号的最后值的反转值的差分信号。此外，消隐控制器20控制dl-hs电路13，以与消隐时段的结束时间同步地从dl-hs电路13向数据信号线31输出hs-0的差分信号，而不是具有数据信号的最后值的反转值的差分信号。要注意的是，与图10中的示例一样，与消隐时段的结束时间同步地，在整个预定时段或更长的时段内从发送器1的cl-hs电路11向时钟信号线30输出时钟信号。在消隐时段中输出的hs-0的差分信号和时钟信号的输出的开始时间可以彼此不同。

根据第一变形例，通过在数据通道dl1上在消隐时段的最后时段输出hs-0的差分信号，使得在消隐时段的最后时段中的信号值与在后续sync(同步)时段ths-sync的开始的信号值彼此相同，这使得可以有助于在接收侧的同步处理。此外，数据通道dl1上的trial时段ths-trial中的信号通常是具有数据信号的最后值的反转值的差分信号。因此，根据第一变形例，可以将在消隐时段的开始的信号值与trial时段ths-trial中的信号相匹配。

除上述以外，在本变形例中的信号波形可以基本上类似于图10中的信号波形。

(第二变形例)

在图12所示的第二变形例中，要从发送器1的cl-hs电路11输出到时钟信号线30的信号与图11所示的第一变形例中的信号部分不同。在时钟通道cl上，在消隐时段中，与图7所示的上述第一实施方式一样，首先从发送器1的cl-hs电路11输出具有预定的第一信号值(例如，hs-0或hs-1)的差分信号。之后，与上述第一实施方式一样，从cl-hs电路11输出具有与预定的第一信号值不同的第二信号值(例如，hs-1或hs-0)的差分信号。然后，在经过接通终端电阻的时间之后，从cl-hs电路11输出时钟信号。第二变形例与上述第一变形例的不同之处在于，在从cl-hs电路11输出具有第二信号值的差分信号之后，接下来，在经过接通终端电阻的时间之后，输出时钟信号。消隐控制器20控制cl-hs电路11，以便以正确的时序从cl-hs电路11输出差分信号和控制信号。

根据第二变形例，与第一变形例中的在时钟信号的输出时段期间接通终端电阻的情况相比，可以减少在时钟通道cl中的终端电阻的断开状态下由反射时钟信号所引起的波形干扰的影响。

除上述以外，本变形例可以基本上类似于图11中的第一变形例。

(第三变形例)

在图13所示的第三变形例中，在消隐时段中从发送器1输出到数据通道dl1的信号不同于图12所示的第二变形例中的信号。在第三变形例中，在整个消隐时段，从发送器1的dl-hs电路13输出hs-0的差分信号作为预定的数据消隐信号。消隐控制器20控制dl-hs电路13，以便以正确的时序从dl-hs电路13输出hs-0的差分信号。

除上述以外，本变形例可以基本上类似于图12中的第二变形例。

(第四变形例)

在图14所示的第四变形例中，在消隐时段中，从发送器1输出到数据通道dl1的信号与图11所示的第一变形例中的信号部分不同。在第四变形例中，在数据通道dl1上，在消隐时段中，首先从发送器1的dl-hs电路13输出hs-1的差分信号，作为预定的数据消隐信号。之后，从dl-hs电路13输出hs-0的差分信号。消隐控制器20控制dl-hs电路13，以便以正确的时序从dl-hs电路13输出hs-1的差分信号和hs-0的差分信号。

除上述以外，本变形例可以基本上类似于图11中的第一变形例。

(第五变形例)

在图15所示的第五变形例中，在消隐时段中从发送器1输出到数据通道dl1的信号与图12所示的第二变形例中的信号部分不同。在第五变形例中，在数据通道dl1上，在消隐时段中，首先从发送器1的dl-hs电路13输出hs-1的差分信号，作为预定的数据消隐信号。之后，从dl-hs电路13输出hs-0的差分信号。消隐控制器20控制dl-hs电路13，以便以正确的时序从dl-hs电路13输出hs-1的差分信号和hs-0的差分信号。

除上述以外，本变形例可以基本上类似于图12中的第二变形例。

【3、第三实施方式】

接下来，提供对本公开的第三实施方式的描述。在后文中，适当省略与上述比较例、上述第一实施方式以及上述第二实施方式中基本上类似的配置和作用的描述。

图16示出了根据本公开的第三实施方式的通信系统的概要。根据本实施方式的通信系统包括对应于图1中的发送器tx的发送器1b(发送装置)以及对应于图1中的接收器rx的接收器2b(接收装置)。

在根据上述第一实施方式和第二实施方式的通信系统中，包括消隐时段的要在时钟通道cl和数据通道dl1中的每一个上发送的所有信号仅是hs差分信号。相反，根据本实施方式的通信系统包括切换电路，该切换电路使得也能够使用lp信号进行通信，允许在仅使用hs差分信号而不使用lp信号进行通信的模式与使用lp信号和hs差分信号进行通信的模式之间转换。

在根据本实施方式的通信系统中，发送器1b包括消隐控制器20，消隐控制器20实现与根据上述第一实施方式和第二实施方式的每个通信系统的功能基本上类似的功能。

此外，在时钟通道cl上，发送器1b进一步包括处理hs差分信号的cl-hs电路11、处理lp信号的cl-lp电路12、转换开关15和选择器17。

cl-lp电路12可以是输出第一单端信号作为lp信号的第一单端信号发送电路。cl-lp电路12可以具有与图2中的cl-lp电路112的功能基本上类似的功能。转换开关15可以是切换信号输出路径以允许信号从cl-hs电路11和cl-lp电路12中的一个输出到时钟信号线30的第一发送切换电路。选择器17是允许来自消隐控制器20的控制信号在仅使用hs差分信号而不使用lp信号进行通信的模式中输入到cl-hs电路11并且允许来自消隐控制器20的控制信号在使用lp信号和hs差分信号进行通信的模式中不输入到cl-hs电路11的电路。

在数据通道dl1上，发送器1b进一步包括处理hs差分信号的dl-hs电路13、处理lp信号的dl-lp电路14、转换开关16和选择器18。

dl-lp电路14可以是输出第二单端信号作为lp信号的第二单端信号发送电路。dl-lp电路14可以具有与图2中的dl-lp电路114的功能基本上类似的功能。转换开关16可以是切换信号输出路径以允许信号从dl-hs电路13和dl-lp电路14中的一个输出到数据信号线31的第二发送切换电路。选择器18是允许来自消隐控制器20的控制信号在仅使用hs差分信号而不使用lp信号进行通信的模式中输入到cl-hs电路13并且允许来自消隐控制器20的控制信号在使用lp信号和hs差分信号进行通信的模式中不输入到cl-hs电路13的电路。

在时钟通道cl上，接收器2b包括处理hs差分信号的cl-hs电路21、处理lp信号的cl-lp电路22、选择器25、选择器27和选择器28。cl-lp电路22可以是通过时钟信号线30接收作为lp信号的第一单端信号的第一单端信号接收电路。cl-lp电路22可以具有与图2中的cl-lp电路122的功能基本上相似的功能。

选择器25可以是切换是否接收作为lp信号的第一单端信号的第一接收切换电路。选择器25是允许通过时钟信号线30接收的信号在仅使用hs差分信号而不使用lp信号进行通信的模式中不输入到cl-lp电路22并且允许通过时钟信号线30接收的信号在使用lp信号和hs差分信号进行通信的模式中输入到cl-lp电路22的电路。选择器27是允许来自cl-hs电路21的终端控制信号在仅使用hs差分信号而不使用lp信号进行通信的模式中输入到dl-hs电路23并且允许来自cl-hs电路21的终端控制信号在使用lp信号和hs差分信号进行通信的模式中不输入到dl-hs电路23的电路。选择器28是允许来自cl-hs电路21的字对齐控制信号在仅使用hs差分信号而不使用lp信号进行通信的模式中输入到dl-hs电路23并且允许来自cl-hs电路21的字对齐控制信号在使用lp信号和hs差分信号进行通信的模式中不输入到dl-hs电路23的电路。

在数据通道dl1上，接收器2b进一步包括处理hs差分信号的dl-hs电路23、处理lp信号的dl-lp电路24以及选择器26。dl-lp电路24可以是通过数据信号线31接收作为lp信号的第二单端信号的第二单端信号接收电路。

选择器26可以是切换是否接收作为lp信号的第二单端信号的第二接收切换电路。选择器26是允许通过数据信号线31接收的信号在仅使用hs差分信号而不使用lp信号进行通信的模式中不输入到dl-lp电路24并且允许通过数据信号线31接收的信号在使用lp信号和hs差分信号进行通信的模式中输入到dl-lp电路24的电路。

图17示出了根据本实施方式的通信系统的具体应用示例。

例如，根据本实施方式的通信系统可应用于从图像传感器is到应用处理器ap的数据发送，如图17所示。发送器1b设置在图像传感器is的内部。接收器2b设置在应用处理器ap的内部。在图像传感器is与应用处理器ap之间通过时钟信号线30和数据信号线31进行耦接。通过时钟信号线30和数据信号线31的信号发送在一个方向上执行。

此外，通过双向控制总线35在图像传感器is与应用处理器ap之间进行耦接。可以使用i²c(内部集成电路)接口和作为i²c接口的扩展版本的i³c接口，作为控制总线35。

图18示出了包含图17所示的图像传感器is和应用处理器ap的设备中的数据发送处理的示例。

当包含图像传感器is和应用处理器ap的设备通电(步骤s101)时，应用处理器ap使用控制总线35读取图像传感器is的寄存器设置(步骤s102)。以这种方式，应用处理器ap确定图像传感器is是否与不使用lp信号的通信兼容(步骤s103)。换言之，应用处理器ap确定图像传感器is是否与仅使用hs差分信号而不使用lp信号进行通信的模式或者使用lp信号和hs差分信号进行通信的模式兼容。

在应用处理器ap确定图像传感器is与不使用lp信号的通信兼容的情况下(步骤s103：是)，应用处理器ap使用控制总线35向图像传感器is发送使能不使用lp信号进行通信的设置(步骤s104)。接下来，应用处理器ap使用控制总线35向图像传感器is输出指示发送的开始的信号(步骤s105)。在应用处理器ap确定图像传感器is与不使用lp信号的通信不兼容的情况下(步骤s103：否)，应用处理器ap认为图像传感器is与使用lp信号和hs差分信号进行通信的模式兼容，并且应用处理器ap使用控制总线35向图像传感器is输出指示发送的开始的信号(步骤s105)。接下来，图像传感器is在接收到指示发送的开始的信号时开始数据信号的发送(步骤s106)。

【4、第四实施方式】

接下来，提供对本公开的第四实施方式的描述。在后文中，适当地省略与上述比较例以及上述第一到第三实施方式中基本上类似的配置和作用的描述。

图19示出根据本公开的第四实施方式的通信系统的概要。图20示出在根据本实施方式的通信系统中的时钟通道cl和数据通道dl1上要发送的每个信号的信号波形的第一示例。图21示出在根据本实施方式的通信系统中的时钟通道cl和数据通道dl1上要发送的每个信号的信号波形的第二示例。要注意的是，图19到图21仅示出了单个数据通道dl1作为图1中的数据通道dn；然而，其他数据通道dl2、dl3和dl4可以具有基本上类似的配置。

根据本实施方式的通信系统与图5所示的通信系统的配置的终端控制部分不同。在上述第一到第三实施方式中，在消隐时段中执行终端电阻的接通/断开控制。相反，在本实施方式中省略了终端电阻的接通/断开控制。

图20的第一示例示出了时钟通道cl和数据线dl上的终端电阻始终处于接通状态的情况的示例。在图20的第一示例的情况下，可以设置接通/断开可切换的终端电阻，并且终端电阻可以始终处于接通状态，或者可以设置终端电阻固定到接通状态。

此外，图21中的第二示例示出了时钟通道cl和数据线dl上的终端电阻始终处于断开状态的情况的示例。在图21的第二例的情况下，可以省略终端电阻本身，或者可以设置接通/断开可切换的终端电阻，并且终端电阻可以始终处于断开状态。

图20中的第一示例与图21中的第二示例在信号电压幅度上彼此不同。在终端电阻接通的情况下，与终端电阻断开的情况相比，信号幅度变低。因此，图20的第一示例中的电压幅度低于图21的第二示例中的电压幅度。

除上述以外，本实施方式中的信号波形可以基本上类似于图11中的信号波形。

【5、应用示例】

接下来，将提供对在每个上述实施方式中描述的通信系统的应用示例的描述。

【5.1第一应用示例】

图22示出了根据任何上述实施方式的通信系统应用至的智能手机300(多功能移动电话)的外部视图。各种装置内置到智能手机300中，并且根据任何上述实施方式的通信系统应用于在这些装置之间交换数据的通信系统。

图23示出了智能手机300中使用的应用处理器310的配置示例。应用处理器310包括cpu(中央处理单元)311、存储器控制器312、电源控制器313、外部接口314、gpu(图形处理单元)315、媒体处理器316、显示器控制器317、以及mipi接口318。在该示例中、cpu311、存储器控制器312、电源控制器313、外部接口314、gpu315、媒体处理器316和显示器控制器317耦接到系统总线319，以允许通过系统总线319在其间交换数据。

cpu311根据程序处理智能手机300中要处理的各种信息。存储器控制器312控制由cpu311使用以用于信息处理操作的存储器501。电源控制器313控制智能手机300的电源。

外部接口314是用于与外部装置通信的接口，并且在该示例中耦接到无线通信部502和图像传感器410。无线通信部502与移动电话基站执行无线通信，并且例如包括基带部、rf(射频)前端部以及任何其他部分。图像传感器410获取图像，并且包括例如cmos传感器。

gpu315执行图像处理操作。媒体处理器316处理诸如语音、字符和图形的信息。显示器控制器317通过mipi接口318控制显示器504。

mipi接口318将图像信号发送到显示器504。作为这种图像信号，例如可以使用yuv格式、rgb格式和其他格式的信号。例如，根据任何上述实施方式的通信系统可应用于mipi接口318与显示器504之间的通信系统。

图24示出了图像传感器410的配置示例。图像传感器410包括传感器部411、isp(图像信号处理器)412、jpeg(联合图像专家组)编码器413、cpu414、ram(随机存取存储器)415、rom(只读存储器)416、电源控制器417、i²c(内部集成电路)接口418和mipi接口419。在这个示例中，这些块体中的每一个都耦接到系统总线420，以允许通过系统总线420在这些块体之间交换数据。

传感器部411获取图像，并且包括例如cmos传感器。isp412对由传感器部411获取的图像执行预定的处理操作。jpeg编码器413对由isp412处理的图像进行编码，以生成jpeg格式的图像。cpu414根据程序控制图像传感器410的每个块体。ram415是由cpu414使用以用于信息处理操作的存储器。rom416存储要在cpu414中执行的程序。电源控制器417控制图像传感器410的电源。i²c接口418从应用处理器310接收控制信号。此外，尽管未示出，但是除了控制信号之外，图像传感器410还从应用处理器310接收时钟信号。具体而言，图像传感器410被配置为以各种频率基于时钟信号可操作。

mipi接口419将图像信号发送到应用处理器310。作为这种图像信号，可以使用例如yuv格式、rgb格式和其他格式的信号。例如，根据任何上述实施方式的通信系统可应用于mipi接口419与应用处理器310之间的通信系统。

【5.2第二应用示例】

图25和图26中的每一个示了作为应用到成像设备的示例的车载相机的配置示例。图25示出了车载相机的安装示例，并且图26示出了车载相机的内部配置示例。

例如，如图25所示，车载相机401、402、403和404分别安装在车辆301的前面(向前)、左边、右边以及后面(向后)。车载相机401至404中的每一个通过车载网络耦接至ecu302(电气控制单元)。

安装在车辆301的前面的车载相机401的图像捕获角度例如处于图25中由“a”指示的范围内。例如，车载相机402的图像捕获角度处于图25中由“b”指示的范围内。例如，车载相机403的图像捕获角度处于图25中由“c”指示的范围内。例如，车载相机404的图像捕获角度处于图25中由“d”指示的范围内。车载相机401至404中的每一个将捕获的图像输出到ecu302。结果，在ecu302中，可以捕获包括车辆301的前面、左边、右边以及后面的360度视图(全方位视图)的图像。

例如，车载相机401至404中的每一个包括图像传感器431、dsp(数字信号处理)电路432、选择器433和serdes(串行器/并行器)电路444，如图26所示。

dsp电路432对从图像传感器431输出的成像信号执行各种图像信号处理操作。serdes电路444执行信号的串行/并行转换，并且serdes电路包括例如fdp链接iii的车载接口芯片。

选择器433选择从图像传感器431输出的成像信号是通过dsp电路432输出还是不通过dsp电路432输出。

例如，根据任何上述实施方式的通信系统可应用于图像传感器431与dsp电路432之间的耦接接口441。此外，例如，根据任何上述实施方式的通信系统可应用于图像传感器431与选择器433之间的耦接接口442。<6、其他实施方式>

通过本公开实现的技术不限于在上述相应实施方式中描述的技术，并且该技术可以以各种方式修改。

例如，可以如下配置该技术。

(1)一种发送装置，包括：

时钟信号发送电路，将时钟信号输出到时钟信号线上；

数据信号发送电路，将数据信号输出到数据信号线上；以及

消隐控制器，控制时钟信号发送电路，以与数据信号的消隐时段同步地从时钟信号发送电路向时钟信号线输出预定的消隐信号而不是时钟信号。

(2)根据(1)所述的发送装置，其中，

所述时钟信号发送电路是将差分时钟信号作为时钟信号输出到时钟信号线的差分时钟信号发送电路，

所述数据信号发送电路是将差分数据信号作为数据信号输出到数据信号线的差分数据信号发送电路，并且

所述消隐控制器控制差分时钟信号发送电路，以与数据信号的消隐时段的开始时间同步地从差分时钟信号发送电路向时钟信号线输出其中预定的第一信号值在整个预定时段或更长的时段内持续的差分消隐信号，作为预定的消隐信号。

(3)根据(2)所述的发送装置，其中，所述预定时段是比所述时钟信号的时钟周期长的时段。

(4)根据(2)或(3)所述的发送装置，其中，所述消隐控制器控制所述差分时钟信号发送电路，以与数据信号的消隐时段的结束时间同步地从差分时钟信号发送电路向时钟信号线输出与差分消隐信号不同的预定的差分信号，而不是差分消隐信号。

(5)根据(4)所述的发送装置，其中，消隐控制器控制差分时钟信号发送电路从差分时钟信号发送电路向时钟信号线输出其中与预定的第一信号值不同的预定的第二信号值在整个预定时段或更长的时段内持续的差分信号，作为预定的差分信号。

(6)根据(4)所述的发送装置，其中，消隐控制器控制差分时钟信号发送电路在整个预定时段或更长的时段内从差分时钟信号发送电路向时钟信号线输出时钟信号，作为预定的差分信号。

(7)根据(5)所述的发送装置，其中，在输出了具有预定的第二信号值的信号之后，消隐控制器控制差分时钟信号发送电路在消隐时段内从差分时钟信号发送电路向时钟信号线输出时钟信号。根据(4)所述的发送装置。

(8)根据(2)到(7)中任一项所述的发送装置，其中，消隐控制器进一步控制数据信号发送电路，以与数据信号的消隐时段的开始时间同步地从数据信号发送电路向数据信号线至少输出预定的数据消隐信号，而不是数据信号。

(9)根据(8)所述的发送装置，其中，消隐控制器控制数据信号发送电路输出具有数据信号的最后信号值的反转值的信号，作为预定的数据消隐信号。

(10)根据(8)所述的发送装置，其中，消隐控制器控制差分数据信号发送电路输出值为1的差分信号，作为预定的数据消隐信号。

(11)根据(8)所述的发送装置，其中，在输出预定的数据消隐信号之后，消隐控制器控制差分数据信号发送电路以与数据信号的消隐时段的结束时间同步地输出值为0的差分信号。

(12)根据(8)所述的发送装置，其中，消隐控制器控制差分数据信号发送电路在整个消隐时段内输出值为0的差分信号，作为预定的数据消隐信号。

(13)根据(2)到(12)中任一项所述的发送装置，进一步包括：

第一单端信号发送电路，输出第一单端信号；

第一发送切换电路，切换信号输出路径，以允许将信号从差分时钟信号发送电路和第一单端信号发送电路中的一个输出到时钟信号线；

第二单端信号发送电路，输出第二单端信号；以及

第二发送切换电路，切换信号输出路径，以允许将信号从差分数据信号发送电路和第二单端信号发送电路中的一个输出到数据信号线。

(14)一种接收装置，包括：

数据信号接收电路，通过数据信号线接收数据信号；以及

时钟信号接收电路，通过时钟信号线接收时钟信号和与数据信号的消隐时段同步地输出的预定的消隐信号。

(15)根据(14)所述的接收装置，其中，

数据信号接收电路是通过数据信号线接收作为数据信号的差分数据信号的差分数据信号接收电路，并且

时钟信号接收电路是接收作为时钟信号的差分时钟信号、并且接收作为预定的消隐信号的以与数据信号的消隐时段的开始时间同步的方式输出的其中预定的第一信号值在整个预定时段或更长的时段内持续的差分消隐信号的差分时钟信号接收电路。

(16)根据(15)所述的接收装置，其中，

差分数据信号接收电路具有：

数据信号终端电路，包括耦接到数据信号线的终端电阻，并且

差分时钟信号接收电路具有：

时钟信号终端电路，包括耦接到时钟信号线的终端电阻，以及

终端控制电路，允许数据信号终端电路和时钟信号终端电路基于差分消隐信号断开相应的终端电阻。

(17)根据(16)所述的接收装置，其中，

差分时钟信号接收电路进一步通过时钟信号线接收与差分消隐信号不同并且与数据信号的消隐时段的结束时间同步地输出的差分信号，并且

终端控制电路允许数据信号终端电路和时钟信号终端电路基于预定的差分信号接通相应的终端电阻。

(18)根据(15)到(17)中任一项所述的接收装置，进一步包括：

第一单端信号接收电路，通过时钟信号线接收第一单端信号；

第一接收切换电路，切换是否接收第一单端信号；

第二单端信号接收电路，通过数据信号线接收第二单端信号；以及

第二接收切换电路，切换是否接收第二单端信号。

(19)一种通信系统，包括：

发送装置，将时钟信号输出到时钟信号线上，将数据信号输出到数据信号线上，并且与数据信号的消隐时段同步地输出预定的消隐信号而不是时钟信号；以及

接收装置，通过数据信号线接收数据信号并且通过时钟信号线接收时钟信号和预定的消隐信号。

(20)根据(19)所述的通信系统，进一步包括将时钟信号提供给发送装置的振荡器。

(21)根据(19)或(20)所述的通信系统，其中，

发送装置包括：

第一单端信号发送电路，输出第一单端信号；

第一发送切换电路，切换信号输出路径，以将时钟信号和第一单端信号中的一个输出到时钟信号线上；

第二单端信号发送电路，输出第二单端信号，

第二发送切换电路，切换信号输出路径，以将数据信号和第二单端信号中的一个输出到数据信号线上；并且

接收装置包括：

第一单端信号接收电路，通过时钟信号线接收第一单端信号；

第一接收切换电路，切换是否接收第一单端信号；

第二单端信号接收电路，通过数据信号线接收第二单端信号；以及

第二接收切换电路，切换是否接收第二单端信号。

(22)一种信号发送方法，包括：

将时钟信号输出到时钟信号线上；

将数据信号输出到数据信号线上；并且

与数据信号的消隐时段同步地将预定的消隐信号而不是时钟信号输出到时钟信号线上。

(23)一种信号接收方法，包括：

通过数据信号线接收数据信号；并且

通过时钟信号线接收时钟信号和与数据信号的消隐时段同步地输出的预定的消隐信号。

(24)一种通信方法，包括：

将时钟信号输出到时钟信号线上；

将数据信号输出到数据信号线上；

与数据信号的消隐时段同步地将预定的消隐信号而不是时钟信号输出到时钟信号线上；

通过数据信号线接收数据信号；并且

通过时钟信号线接收时钟信号和预定的消隐信号。

本申请基于2015年6月15日向日本专利局提交的日本专利申请第2015-120465号和2015年10月19日向日本专利局提交的日本专利申请第2015-205599号主张优先权，其全部内容通过引用并入本申请中。

本领域技术人员应该理解，根据设计要求和其他因素可以发生各种修改、组合、子组合和变更，只要它们在所附权利要求或其等同物的范围内。