CMOS图像传感器的制作方法

本发明属于集成电路技术领域，更具体地涉及一种cmos图像传感器。

背景技术：

cmos(互补金属氧化物半导体)图像传感器的成像帧率与成像分辨率存在折中关系，通常cmos图像传感器一旦生产，其成像最高帧率和最大分辨率就被确定，不可调节。此外，高速cmos图像传感器多采用列并行读出结构，每列配备一条读出电路，因此读出电路面积较大，同时在狭长条空间内(通常为微米级)给列读出电路的版图实现带来困难。

技术实现要素：

基于以上问题，本发明的主要目的在于提出一种cmos图像传感器，用于解决以上技术问题中的至少之一。

为了实现上述目的，本发明提出了一种cmos图像传感器，包括：

像素信号产生模块，用于基于时序控制信号产生至少两种不同模式的像素信号；

像素信号采集模块，用于采集并流水线地存储不同模式的像素信号，并相关双采样不同模式的像素信号；

像素信号处理模块，用于对相关双采样的像素信号进行多列共享处理，得到数字码。

进一步地，上述像素信号产生模块包括：

像素阵列；以及

像素信号控制器，用于向像素阵列发送时序控制信号以产生不同模式的像素信号。

进一步地，上述不同模式的像素信号包括高速模式下的像素信号、高分辨率模式下的像素信号和低功耗模式下的像素信号。

进一步地，上述像素信号采集模块包括：

采样电容网络，用于采样并流水线地存储不同模式的像素信号，并相关双采样不同模式的像素信号；

多路选通器，用于采样保存相关双采样后的像素信号，并有序地选通采样电容网络中存储的信号，传输至像素信号处理模块；

选通控制器，用于通过数字电路向采样电容网络和多路选通器提供控制信号以完成相应操作。

进一步地，上述采样电容网络包括相同的第一组采样电容网络和第二组采样电容网络，用于分别采样并流水线地存储不同模式的像素信号。

进一步地，上述像素信号处理模块包括：

多列共享的增益放大器，用于放大相关双采样后的像素信号；

多列共享的采样电路，用于采样并存储多列共享的增益放大器输出的信号；

多列共享的模数转换器，用于量化多列共享的采样电路存储的信号，输出数字码；

电路控制器，用于向多列共享的增益放大器、多列共享的采样电路及多列共享的模数转换器提供控制信号以完成相应操作。

进一步地，上述多列共享的增益放大器，还用于完成单端转差分及电平位移。

进一步地，上述多列共享的增益放大器为多列共享的可增益放大器，其放大倍数能够根据需要进行调整。

为了实现上述目的，作为本发明的一个方面，本发明还提出一种摄像机，该摄像机采用上述的cmos图像传感器。

为了实现上述目的，本发明还提出一种数码相机，该数码相机采用上述的cmos图像传感器。

为了实现上述目的，本发明还提出一种监控设备，该视频监控设备采用上述的cmos图像传感器。

为了实现上述目的，本发明还提出一种图像采集设备，该图像采集设备采用上述的cmos图像传感器。

本发明提出的cmos图像传感器，具有以下有益效果：

1、由于像素信号产生模块能用于产生不同模式的像素信号，且像素信号产生模块包含有像素信号控制器，通过调节像素信号控制器的时序控制信号，即可得到不同模式的像素信号，因此本发明的cmos图像传感器，其分辨率及帧率可调，可实现高速成像，高分辨率成像，低功耗成像；

2、由于像素信号采样模块和像素信号处理模块可多列共享的处理像素信号，通过多路选通器及选通控制器，可有序地选通采样电容网络中存储的信号，传输至所述像素信号处理模块，因此电路结构可以紧凑高速的处理多列像素信号，减小芯片面积；且可有效降低模拟读出电路的面积，版图更容易实现；

3、由于采用像素信号采样电容网络，因此可以流水线地存储像素行间信号、相邻列像素信号、差值信号，从而提高读出速度。

附图说明

图1是本发明一实施例提出的cmos图像传感器的结构示意图；

图2是图1所示cmos图像传感器中像素阵列的结构示意图；

图3是本发明一实施例中，cmos图像传感器工作在高速模式时，像素信号控制器产生的控制时序图；

图4是本发明一实施例中，cmos图像传感器工作在高分辨率模式时，像素信号控制器产生的控制时序图；

图5是本发明一实施例中，cmos图像传感器工作在相邻像素差值读出时，像素信号控制器产生的控制时序图；

图6是本发明一实施例中，像素信号采样模块的结构示意图；

图7(a)是图6中所示像素信号采样及模拟信号选通控制器的详细电路图；

图7(b)是图6中所示多路选通器的详细电路图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。

cmos图像传感器主要包括像素阵列、模拟读出电路和数字控制器等模块。像素阵列将光信号转换为电信号，此光生电信号按照一定读出方式读出。目前被广泛应用的读出方式为滚筒式曝光逐行读出和全局曝光逐行读出方式。模拟读出电路主要包括预处理电路和模数转换电路。预处理电路对像素信号进行相关双采样去噪，可编程增益放大以及单端转差分的处理。模数转换器对预处理后的像素信号进行比较量化，产生相应的数字码，即为对应像素点的灰度值。

本发明公开了一种cmos图像传感器，包括：

像素信号产生模块，用于基于时序控制信号产生至少两种不同模式的像素信号；

像素信号采集模块，用于采集并流水线地存储不同模式的像素信号，还用于相关双采样不同模式的像素信号；

像素信号处理模块，用于对相关双采样的像素信号进行多列共享处理，得到数字码。

上述的像素信号产生模块包括：

像素阵列；以及

像素信号控制器，用于向像素阵列发送时序控制信号以产生不同模式的像素信号。

在本发明的一些实施例中，提供的用于cmos图像传感器的像素信号控制器，可分别工作在不同的控制时序下实现高速成像、高分辨率成像、相邻像素差值低功耗读出成像，此外本发明中像素还可用于其它的读出方式。

本发明是通过调节像素信号控制器的时序控制信号，即可得到不同模式的像素信号，因此本发明的cmos图像传感器，其分辨率及帧率可调，可实现高速成像、高分辨率成像、低功耗成像。其中高速成像是指成像侧重于帧率而不是分辨率和功耗的模式，采用当前cmos图像传感器能够达到的较高速率而相应降低了分辨率；高分辨率成像则是指成像侧重于分辨率而不是速率和功耗的模式，采用当前能够达到的较高分辨率而相应处理时间也延长；相邻像素差值低功耗读出成像则是指成像侧重于功耗的降低而不关注速率和分辨率的模式，其是最省电的，相应拍摄的时间和张数也得到延长。

上述的像素信号采集模块包括：

采样电容网络，用于采样并流水线地存储不同模式的像素信号，还用于相关双采样不同模式的像素信号；

多路选通器，用于采样保存相关双采样后的像素信号，并有序地选通采样电容网络中存储的信号，传输至像素信号处理模块；

选通控制器，用于通过数字电路向采样电容网络和多路选通器提供控制信号以完成相应操作。

在本发明的一些实施例中，采样电容网络和选通控制器为一个数字控制模块，由数字门电路构成，选通控制器产生不同的控制时序控制采样电容网络，依次将不同行的像素信号采集到采样电容网络；随后选通控制器控制多路选通器依次选通采集到的不同列的像素信号进行后续处理。

在本发明的一些实施例中，采样电容网络包括相同的第一组采样电容网络和第二组采样电容网络，用于分别采样并流水线地存储不同模式下不同行的像素信号。

上述像素信号处理模块包括：

多列共享的增益放大器，用于放大相关双采样后的像素信号；

多列共享的采样电路，用于采样并存储多列共享的增益放大器输出的信号；

多列共享的模数转换器，用于量化多列共享的采样电路输出的信号，输出数字码；

电路控制器，用于向多列共享的增益放大器、多列共享的采样电路及多列共享的模数转换器提供控制信号以完成相应操作。

在本发明的一些实施例中，上述多列共享的增益放大器，还用于完成单端转差分及电平位移。这是由于像素信号输出的是一个大摆幅的单端信号，因此为了便于后续电路处理，需要通过增益放大器，采用电平位移的技术来转换为全差分信号。

在本发明的一些实施例中，多列共享的增益放大器为多列共享的可编程增益放大器，因此相关双采样后的像素信号的放大倍数可以根据需要用程序进行控制。

本发明的一些实施例中，上述像素采集模块和像素处理模块构成多列共享的模拟读出电路，该模拟读出电路结构对于高速成像模式，高分辨率成像模式及相邻像素差值低功耗读出模式，具有大致相同的工作方式。

本发明提出的cmos图像传感器，可应用于数码相机、摄像机、图像采集设备和监控设备、视频监控设备等需要将光学图像转换成电子信号的设备。

以下通过具体实施例，对本发明提出的cmos图像传感器按照像素信号控制器产生不同控制时序时图像传感器像素的工作方式，以及多列共享模拟处理电路工作方式进行详细说明说明。

实施例

如图1所示，本实施例提出一种cmos图像传感器100，包括：

像素信号产生模块110，用于基于时序控制信号产生至少两种不同模式的像素信号；

像素信号采集模块120，用于采集并流水线地存储不同模式的像素信号，还用于相关双采样不同模式的像素信号；

像素信号处理模块130，用于对相关双采样的像素信号进行多列共享处理，得到数字码。

具体地，像素信号产生模块110包括像素信号控制器和像素阵列，像素阵列的结构如图2所示。该像素阵列由两个对称的掩埋层光电二极管dl(i)和dr(i)、两个对称的传输管txl(i)和txr(i)、一个复位管rst(i)、一个源随管及一个行选通管sel(i)组成。偏置电流源用于为像素阵列提供读出电流。像素信号控制器，用于产生时序控制信号，并根据该时序控制信号控制像素阵列产生当前需求模式下的像素信号。

具体地，像素信号采集模块120包括采样电容网络、多路选通器及选通控制器，其详细的电路结构如图6、图7(a)及图7(b)所示。

如图7(a)所示，选通控制器用于产生采样电容网络和多路选通器中所有涉及到的控制信号，控制采样电容网络采样某一像素的复位信号和光强信号，控制多路选通器有序的选择不同列的像素信号。

如图7(b)所示，多路选通器主要由场效应晶体管在控制信号的控制下有序的选择不同列的不同采样电容网络中电容上极板存储的像素信号进入像素信号处理模块，实现可编程增益放大，电平位移，单端转差分以及模数转换的功能。

如图6所示，采样电容网络包括第一组采样电容网络1和第二组采样电容网络2，分别用于采样不同行的高速像素单元的信号，或者用于采样高分辨率像素单元的相邻列像素信号。高速模式下的第一组采样电容网络1和第二组采样电容网络2工作在流水线模式下；而高分辨率模式下的第一组采样电容网络1和第二组采样电容网络2工作在同步模式下。第一组采样电容网络1中电容的cl1和cl2分别采用底板采样的方式通过开关sl[1]、sld[1]、sl[2]、sld[2]和sl[3]采样某一像素的复位信号和光强信号；第二组采样电容网络2中电容cr1和cr2分别采用底板采样的方式通过开关sr[1]、srd[1]、sr[2]、srd[2]、sr[3]采样其它像素的复位信号和光强信号。不同列的第一组采样电容网络1和第二组采样电容网络2的输出端vpl、vnl、vpr和vnr通过图7(b)中所示的多路选通器被有序地连接到像素处理模块。

像素信号处理模块130包括多列共享的增益放大器、多列共享的采样电路、多列共享的模数转换器及电路控制器。

像素信号处理模块的工作状态分为采样，列选通，放大，模数转换。

多路选通器被有序地连接到多列共享的可编程增益放大器的运放输入端，利用运放输入端电荷守恒的原理，被按照一定增益放大至运放输出端。多列共享的可编程增益放大器的输出信号经过多列共享的采样电路和缓冲器输入到多列共享的模数转换器进行量化输出。

本实施例提出的cmos图像传感器通过如图3所示的控制时序，可实现高速成像，以下进行详细说明：

如图3所示为依照本发明实施例的像素信号控制器产生的高速成像控制时序图。其工作方式为：(1)将rst(i)打开，将txl(i)和txr(i)同时打开，对高速像素单元感光二极管dl(i)和dr(i)同时进行复位；(2)将txl(i)和txr(i)同时关闭，将rst(i)关闭，复位结束；(3)像素感光二极管开始曝光，经过一段时间的曝光；(4)将行选通管sel(i)打开，将rst(i)打开，对高速像素单元fd节点进行复位；(5)将rst(i)关闭，对高速像素单元fd节点复位信号采样至第一组采样电容网络1的电容cl1上；(6)将txl(i)和txr(i)同时打开，将高速像素单元的光电二极管dl(i)和dr(i)中的光生电子转移到fd节点；(7)待高速像素单元的光电二极管dl(i)和dr(i)中的光生电子全部转移到fd节点，将txl(i)和txr(i)同时关闭，对高速像素单元fd节点光强信号采样至第一组采样电容网络1的电容cl2上。随后像素信号处理模块依次选通不同列的采样信号进行处理。在此期间，第二组采样电容网络2可以流水线式的对下一行即第(i+1)行的像素复位信号和光强信号进行采样。

本实施例提出的cmos图像传感器通过如图4所示的控制时序，可实现高分辨率成像，以下进行详细说明：

如图4所示为依照本发明实施例的像素信号控制器产生的高分辨率成像时的控制时序图。此时，像素阵列可拆分为两个对称的高分辨率像素单元。其工作方式为：(1)将rst(i)打开，将txl(i)和txr(i)同时打开，对高分辨率像素单元感光二极管dl(i)和dr(i)同时进行复位；(2)将txl(i)和txr(i)同时关闭，将rst(i)关闭，复位结束；(3)像素感光二极管开始曝光，经过一段时间的曝光；(4)将行选通管sel(i)打开，将rst(i)打开，对高分辨率像素单元fd节点进行复位；(5)将rst(i)关闭，对高速像素单元fd节点的复位信号采样至第一组采样电容网络1的电容cl1上；(6)将txl(i)打开，将高分辨率像素单元的光电二极管dl(i)中的光生电子转移到fd节点；(7)待高分辨率像素单元的光电二极管dl(i)光生电子全部转移到fd节点，将txl(i)关闭，将高分辨率像素单元fd节点光强信号采样至第一组采样电容网络1的电容cl2上；(8)将rst(i)打开，对高分辨率像素单元fd节点进行复位；(9)将rst(i)关闭，对高分辨率像素单元fd节点复位信号采样至第二组采样电容网络2的电容cr1上；(10)将txr(i)打开，将高分辨率像素单元的光电二极管dr(i)中的光生电子转移到fd节点；(11)待高分辨率像素单元的光电二极管dr(i)光生电子全部转移到fd节点，将txr(i)关闭，对高分辨率像素单元fd节点光强信号采样至第二采样电容网络2的电容cr2上；随后像素信号处理模块依次选通不同列的采样信号进行处理。待像素信号处理模块依次将不同列的采样信号处理完毕后，第一组采样电容网络1和第二组采样电容网络2对下一行，即第(i+1)行像素的高分辨率像素单元复位信号和光强信号进行采样。

本实施例提出的cmos图像传感器通过如图5所示的控制时序，可实现低功耗相邻像素差值输出成像，以下进行详细说明：

如图5所示为依照本发明实施例的像素信号控制器产生的相邻像素差值输出成像时的控制时序图。此时，像素阵列可以拆分为两个对称的高分辨率像素单元。其工作方式为：(1)将rst(i)打开，将txl(i)和txr(i)同时打开，对像素单元感光二极管dl(i)和dr(i)同时进行复位；(2)将txl(i)和txr(i)同时关闭，将rst(i)关闭，复位结束；(3)像素感光二极管开始曝光，经过一段时的曝光；(4)将行选通管sel(i)打开，将rst(i)打开，对像素单元fd节点进行复位；(5)将rst(i)关闭，对像素单元fd节点复位信号采样至第一组采样电容网络1的电容cl1上；(6)将txl(i)打开，将像素单元的光电二极管dl(i)中的光生电子转移到fd节点；(7)待像素单元的光电二极管dl(i)光生电子全部转移到fd节点，将txl(i)关闭，对像素单元fd节点光强信号采样至第一组采样电容网络1的电容cl2和第二组采样电容网络2的电容cr1上；(6)将txr(i)打开，将像素单元的光电二极管dr(i)中的光生电子转移到fd节点；(7)待像素单元的光电二极管dr(i)光生电子全部转移到fd节点，将txr(i)关闭，对像素单元fd节点光强信号采样至第二组采样电容网络2的电容cr2上；随后像素处理模块依次选通不同列的采样信号进行处理。对第二组采样电容网络2的电容cr1和cr2上保存的信号做差，即为相邻列像素之间的差值，此信号一般情况下为微小信号，多列共享的模数转换器可以只比较低位，有助于降低后续电路的功耗。待像素信号处理模块依次将不同列的采样信号处理完毕后，第一组采样电容网络1和第二组采样电容网络2对下一行，如(i+1)行像素的复位信号和光强信号进行采样。

综上所述，与传统的cmos图像传感器的像素读出方式和模拟处理电路相比，本实施例提出的cmos图像传感器100可以实现帧率与分辨率的可调，同时还可以实现低功耗读出相邻像素差值，像素信号采集模块120和像素信号处理模块130可以流水线地存储相邻行像素信号，高速处理多列像素信号，减小读出电路面积，降低版图实现难度。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。