具有带有增强的电感器的独立时钟恢复模块的集成的多信道接收器的制作方法

本公开涉及多信道接收器，更具体地涉及具有带有增强的电感器的独立时钟恢复模块的集成的多信道接收器。

背景技术：

通过中间通信介质，例如，具有一个或多个指定的通信信道，例如，载波波长或频带，的光纤电缆或绝缘铜线，在发送设备和接收设备之间进行数字通信。每一发送设备通常都以固定符号率来发送符号，而每一接收设备都检测(潜在地被损坏的)符号序列，并尝试重构被发送的数据。

“符号”是在固定时间段内持续的信道的状态或有效情况，该固定时间段叫做“符号区间”。符号可以是，例如，电压或电流电平、光能级、相位值，或特定频率或波长。从一种信道状态变为另一种信道状态被称作符号过渡。每一符号都可以代表(即，编码)数据的一个或多个二进制比特。可另选地，数据可以通过符号过渡来表示，或通过两个或更多符号的序列来表示。最简单的数字通信链路每个符号只使用一个比特；二进制“0”通过一个符号来表示(例如，第一范围内的电压或电流信号)，而二进制“1”通过另一符号来表示(例如，第二范围内的电压或电流信号)。信道不理想产生分散，所述分散可能会导致每一符号干扰其相邻符号，从而导致符号间干扰(isi)。随着符号率提高，isi会使得接收设备难以确定哪些符号是在每一区间发送的，特别是当这样的isi与外加噪声组合时。

作为从降级的模拟信号恢复数字数据的过程的一部分，接收器获得信号的离散样本。样本定时常常是该过程的关键部分，因为它直接影响由离散样本拥有的信噪比。存在用于检测和跟踪最佳采样时间的策略，并在简单性和性能之间的带有不同程度的折衷。在多信道环境中，当确定简单性和性能之间的最佳平衡时，必须考虑额外的性能考虑。

技术实现要素：

相应地，此处公开了使用在单片式半导体衬底上集成的独立时钟恢复模块的多信道接收器。一种这样的多信道接收器包括多个接收器模块，每一接收器模块都具有：生成带有可控制的频率的时钟信号的电压受控振荡器；相位内插器，所述相位内插器向所述时钟信号施加可控制的相移，以提供采样信号；采样元件，所述采样元件根据所述采样信号，通过采样模拟接收信号，来产生数字接收信号；定时误差估计器，所述定时误差估计器对所述数字接收信号进行操作，以提供定时误差估计；相位控制滤波器，所述相位控制滤波器从所述定时误差估计，推导提供给所述相位内插器的相位控制信号，其中，所述相位控制信号最小化所述采样信号和所述模拟接收信号之间的相位误差；以及，频率控制滤波器，所述频率控制滤波器从所述定时误差估计，推导用于控制所述时钟信号频率的频率控制信号，其中，所述频率控制信号最小化所述时钟信号和所述模拟接收信号之间的频率偏移。

一种所公开的时钟恢复方法包括，在所述多个接收器模块中的每一个中：接收模拟接收信号；利用采样元件，采样所述模拟接收信号，以获取数字接收信号；从所述数字接收信号，推导定时误差估计；利用相位控制滤波器，过滤所述定时误差估计，以提供相位控制信号；利用频率控制滤波器，过滤所述定时误差估计，以提供频率控制信号；使用电压受控振荡器来生成具有由所述频率控制信号控制的频率的时钟信号；利用相位内插器，产生采样信号，所述相位内插器基于所述相位控制信号，调整所述时钟信号的相位；以及，将所述采样信号提供到所述采样元件。

每一时钟恢复模块都可以使用增强的电感器，该增强的电感器在中心环路的任一侧包括第一侧面环路和第二侧面环路，第一和第二侧面环路在大小与形状方面彼此基本上对称，并被定向为生成与中心环路的磁场相反的磁场，以最小化电感器和任何附近的电路之间的电磁耦合。

值得注意的是，各种电压受控振荡器不必被锁相到共享精度振荡器或以别的方式在它们的操作中具备任何相互依赖。在这样的多信道接收器中与去耦的电感器一起使用独立时钟恢复可以特别适于在解调由计算机或通信网络中的给定光纤携带的多个信道时使用。

附图简述

在附图中：

图1示出了说明性计算机网络。

图2是说明性收发器的功能框图。

图3是说明性多信道接收器的功能框图。

图4是带有独立时钟恢复模块的集成多信道接收器的功能框图。

图5是说明性电压受控振荡器的电路图。

图6a-6c示出了说明性环路电感器配置。

图7是比较不同的电感器配置之间的耦合的图形。

图8a-8c示出了说明性多绕组环路电感器配置。

图9是比较使用不同的电感器配置的振荡器之间的耦合的图形。

然而，应该理解，在附图和具体实施方式中给出的具体实施例不限制本公开。相反，它们提供普通技术人员领悟包含在所附权利要求书的范围内的替代形式、等效方案、以及修改方案的基础。

具体实施方式

在所公开的设备和方法操作的较大的环境的上下文中最好地理解它们。相应地，图1示出了说明性通信网络100，该通信网络具有互连了节点102、104、106(代表交换机、路由器、基站、网关、及其他形式的通信设备)的通信链路108，它们在终端节点110-122(它们可以代表移动设备、便携式计算机、工作站、服务器、网络附接存储系统，及其他这样的通信源和目的地)之间引导和中继通信信号。通信网络100可以是或包括，例如，因特网、广域网、或局域网。

通信链路108可以是具有光纤束的光纤电缆，每一光纤都在对应的信道上承载多个经过调制的光信号。许多光纤电缆都具有多束光纤，每一光纤都承载多个信道。对于这样的信息信号的致密充填，高度集成通信收发器对于与通信设备的有效率的对接是有利的。希望将多个传输器模块和多个接收器模块的集成电路组合在诸如硅晶片的分段裸片之类的共享的单片式半导体衬底上。这样的环境在各种传输器或接收器模块之间带来潜在的干扰问题。

图2示出了耦合到终端节点203中的说明性收发器202的一个这样的光纤200。(一捆中的每一光纤都可以耦合到终端节点中的不同的收发器。)光连接器204将纤维200耦合到光学环路器206。环路器206将传入的光信号转发到信道分离器208，该信道分离器208分离各种信道，并向每一检测器210提供一个信道。多个检测器210中每一个都将光信号中的一个转换为电接收信号。集成的多信道接收器212对电接收信号进行操作，以提取对应的数字数据流。接口模块214缓冲数字数据流，并根据标准i/o总线协议，将数字数据流转换为对于终端节点的内部总线216的通信合适的格式。在一些实施例中，由接口模块执行的转换包括误差校正和有效负载提取。

接口模块214还从内部总线216接受数字数据，用于传输。在至少一些实施例中，接口模块214利用合适的报头和帧结束标记，可任选地，添加一层纠错编码和/或校验和，来分组数据。多信道传输器222接受来自接口模块214的传输数据流，并将数字信号转换为用于发射机220的模拟电驱动信号，导致发射机生成耦合到信道耦合器218的光信号。信道耦合器218将它们作为组合的光信号提供到环路器206，该环路器206将它作为传出信号转发到光纤200。

可以以非常高的符号率执行光信号调制，从而使得接收器以相应高采样的速率数字化电接收信号成为必要，而不牺牲维持足够的信噪比所需的精度。图3示出了由说明性集成多信道接收器212实现的一种“时钟和数据恢复”技术。接收器212包括用于电接收信号302中的每一个的单个接收模块300。在每一接收模块300内，模拟-数字转换器304在对应于时钟信号中的过渡的采样时间采样模拟接收信号302，从而将数字接收信号提供到解调器306。解调器306，使用，例如，匹配的滤波器、判定反馈均衡器、最大似然率序列估计器，或任何其他合适的解调技术，来应用均衡和符号检测。可以将所产生的经过解调的符号308的流提供到接口模块214。

为推导用于采样的合适的时钟信号，接收模块300使用时钟恢复模块，该时钟恢复模块包括锁相回路310、共享精度振荡器312、相位内插器314、处理器316，以及定时误差估计器318。锁相回路310接受来自共享振荡器312的振荡器信号，并为该信道，推导具有与额定符号频率匹配的频率的锁相时钟信号。在多个锁相回路310从共享振荡器312操作的情况下，多信道接收器212获取多个高精度时钟信号，同时将这样的高精度通常所需的硬件复杂性限制到共享振荡器。以另一种方式表述，锁相回路310内部的振荡器的设计要求可以被放松。

然而，即使远程传输器使用高精度振荡器，其时钟信号也可能表现出相对于共享振荡器312的频率和相位漂移，要求每一接收模块300相应地修改时钟信号。相位内插器314将时钟信号转换为对于模拟-数字转换器304合适的采样信号，校正相位和频率偏移。处理器316将合适的相位校正信号提供到内插器314。为确定合适的相位校正，处理器316对从定时误差估计器318接收到的定时误差估计的序列进行操作。

定时误差估计器318可以使用公开文献中所公开的合适的定时误差估计技术中的任何一种来操作。这样的技术可以首先确定每一个样本的幅度误差，例如，通过比较样本与理想幅度(也许是未损坏的符号的幅度)，或通过确定样本和最近的判断阈值之间的差，并从符号余量中减去该差。在一些实施例中，然后，将幅度误差与信号斜率相关，以获得定时误差。在其他实施例中，将幅度误差与前一符号值或极性相关，以估计定时误差。其他实施例使用过采样，并将幅度误差与相邻样本或这样的相邻样本之间的差相关，以估计定时误差。

不管它是如何获得的，误差估计优选地是定时误差的无偏估计，但是，可另选地可以是指示样本是早获得(在理想的采样时间之前)或晚获得(在理想的采样时间之后)的二进制序列。处理器316从定时误差信号，估计时钟信号的相位误差和频率偏移，并组合两者，以在任何给定瞬间，确定相位内插器314应该应用以补偿两个误差的相位调整。

频率偏移和相位误差的存在限制了高精度时钟信号的实用性，更不用说多个这样的信号被锁定到共享振荡器，共享振荡器不太可能与接收信号中的任何一个具有任何特定相关。相应地，图4提供了集成的多信道接收器212的新颖设计。多个接收器模块400保留了模拟-数字转换器304，用于采样模拟接收信号302，以及将数字接收信号提供到解调器306。

除相位内插器314和定时误差估计器318之外，图4中的时钟恢复模块还包括：相位控制滤波器402、频率控制滤波器404、数字-模拟转换器406，以及电压受控振荡器(vco)408。如前所述，误差估计器318对数字接收信号进行操作，生成采样信号的每一过渡的定时误差估计。

然而，图4的集成的多信道接收器在联合反馈路径之前，用于补偿相位误差和频率偏移，代替使用单独的反馈控制路径来分别地校正这些影响。相位控制滤波器402对定时误差估计进行操作，以给相位内插器314提供最小化采样信号和数字接收信号之间的任何相位误差的相位控制信号。

单独地，频率控制滤波器404对定时误差估计进行操作，以产生频率控制信号。数字-模拟转换器406将频率控制信号从数字形式转换为其值被表示为电压的模拟频率控制信号。在一些实施例中，数字-模拟转换器提供10比特分辨率。在其他实施例中，数字-模拟转换器后面是低通模拟滤波器，该低通模拟滤波器在模拟频率控制信号被应用于vco之前对它进行滤波。

vco408产生具有对应于模拟频率控制信号的值的频率的时钟信号。将此时钟信号提供到相位内插器314。频率控制滤波器404操作，以最小化时钟信号和数字接收信号之间的任何频率偏移，这会间接地最小化采样信号和数字接收信号之间的任何频率偏移。

在至少一些实施例中，频率控制滤波器404是带有递归组件的滤波器。相位控制滤波器402可以是移动平均滤波器或也可包括递归组件。在至少一些构想的实施例中，频率控制滤波器的时间常数比相位控制滤波器的时间常数的八倍还大。

图4的设计被认为提供来自数字接收信号的时钟信息的稳健恢复，以及任何采样信号误差的补偿，而不依赖于外部共享振荡器。因此，降低了设计复杂性。

确认在集成的多信道接收器中的共享的衬底上存在多个振荡器，并且在高频率时，振荡器可能倾向于表现出耦合效应，潜在地引入了频率稳定性降低的情况，被称为“拉”。然而，这样的耦合效应可以利用小心的电路设计来最小化，例如，利用充分的分离或合适的几何形状来定位迹线，以最小化或补偿电感器以及电容耦合。

图5示出了说明性vco电路示意图。当首次施加电能时，晶体管m1，m2两者都关闭，且电容器c1，c2被快速地充电。电流开始流过电感器l1，l2，使节点x，y处的电压上升。其中一个节点，比方说节点y，充电稍微快一些，导致晶体管m1导电，而晶体管m2仍关闭。电流源iss降低节点x处的电压，瞬间地将晶体管“闩锁”在它们的状态。随着节点y电压持续升高，随着流过电感器l2的电流下降，电容器c2放电。流过电感器l1以及其并联电阻器rp的电流超出iss，使节点x处的电压上升，导致晶体管m2接通，并使电流源iss能使节点y处的电压下降，将晶体管m1断开。

此后，电感器l1，l2中的电流起作用，以对电容器c1，c2充电，这又会使电感器中的电流颠倒，这又会使电容器上的电荷颠倒，然后，通过恢复电感器l1，l2中的电流，完成共振循环。晶体管m1、m2使电流源iss能在正确的时刻“增强”电感器电流，以维持振荡。如果来自节点x，y的电压被提供到差分放大器，则以共振频率产生方形波时钟信号。电容器c1，c2可以是电压受控电容器，使共振频率能被电容器上的偏压控制。

单片式半导体衬底上的每一构想的vco都包括中心引线的感应线圈，作为共振电路的一部分。这样的振荡器之间的耦合的主要贡献者是一个振荡器的电感器和其相邻振荡器的电感器之间的磁耦合。为最小化不希望有的电感耦合影响，可以使用替代的环路电感器设计。

图6a-6c呈现了三个说明性环路电感器设计。在相关的频率范围内，可以利用绝缘衬底上的导电迹线来达成所希望的感应值。图6a示出了一环路(“类型-0”)设计，其中端子a、b之间的迹线封闭了单一区域。端子a、b可以耦合到图5的电路中的节点x、y，而图5的节点n在c处耦合到中心抽头。单环路设计形成由磁场h所表示的单一磁偶极子。此单偶极子对近场耦合和与其他组件的射频干扰敏感。

图6b示出了旨在缩小这样的耦合和干扰的两环路(“类型-8”)设计。端子a、b之间的迹线包括横跨点x，其中的通孔将一个边路由到另一迹线层，达一个足以准许其他边横跨而不会对第一边短路的距离。由于通孔和每一迹线层的电特征可能不同，因此，横跨点引入了相对于中心抽头c的轻微的不平衡，潜在地将来自电源的噪声耦合到振荡信号中。尽管如此，横跨点使迹线能封闭大小与形状类似的两个区域，其中电流在相反意义上流动，从而形成通过磁场h1、h2来表示的相反的磁偶极子。在一定的距离处，这些相反偶极子有效地抵销，而在较近的间隔处，仍存在一定程度的近场耦合。具体而言，电路设计人员必须防止在不同的电感器的环路之间具有不相等的间隔的任何布局。例如，相对于纵向布局，优选并排布局。

图6c示出了进一步缩小了近场耦合并放松对附近的电感器的布局限制的三环路设计。在此设计中，端子a、b之间的迹线包括两个横跨点x1、x2。由于有两个，电特征偏差现在可以相对于中心抽头c平衡。利用两个横跨点，迹线封闭中间区域，并封闭两个侧面区域，电流在相对于中心区域的相反意义上流动。中心区域形成磁偶极子h1，而侧面区域形成两个相反的磁偶极子h2、h3。侧面区域中的每一个都具有中心区域的大约一半的面积，以便相反偶极子h2、h3是中心偶极子h1的强度的一半，而三个偶极子在一定的距离处抵销。

图7是示出了作为频率的函数的相隔477μm的一环路电感器之间的模仿的互耦的图形(曲线702)。还示出了具有相同电感值和中心到中心间隔的三环路电感器之间的模仿的耦合(曲线704)。当电感器沿着它们的长轴被间隔开时，三环路电感器设计提供大于23db的绝缘改善(比两环路设计的绝缘改善好大约10db)。

注意，图6a-6c的设计是具有一个绕组或“匝”的设计，但是，尽管如此，它们示出了也适用于多匝设计的原理。图8a-8c示出了具有相同面积和形状的护环802以及相同电感值的三个多匝设计，它们中的每一个设计都使用了4到6微米范围内的迹线宽度。图8a示出了三匝单环路电感器，图8b示出了两匝两环路设计，而图8c示出了两匝三环路设计。

图9比较在图5的电路中操作的这些设计中的每一个的模仿的传输阻抗。模仿的电路间隔开477μm。注意，耦合在电路的共振频率(12.5ghz)附近被放大。在两环路电感器设计在共振频率处提供25db的绝缘改善的同时，三环路设计提供带有差不多35db的绝缘的实质性改善。

一旦完全理解了上面的说明，很多替代形式、等同方案和修改方案对于那些本领域的技术人员将变得显而易见。权利要求旨在被解释为包含所附权利要求书的范围内包含的所有这样的替代形式、等同方案以及修改方案。