本发明涉及卫星通信领域中的一种卫星通信系统多中心站多设备间定时基准装置，特别适用于为全网多中心站多设备间提供统一的定时基准。
背景技术：
对于tdma系统，随着通信业务量的不断增长，对资源复用、载荷能力提升等提出了新的需求，需要构建具备大容量信息处理能力的中心站。一种大容量信息处理能力中心站的构建方式是实现多台设备之间的互联互通，这就需要设备间具备高度的同步状态。对于tdma系统，为实现设备间的同步，时间统一显得尤为重要，为解决此问题，需要设计一种可提供统一时间的定时基准装置。
对于大容量的卫星通信系统，构建具备大容量信息处理能力的中心站是其关键，对于tdma系统，统一定时设备提供统一的时间是多设备间互联互通的前提。作为设备关键部件的定时时间产生单元板卡,其授时精度起着至关重要的作用。
技术实现要素：
本发明的目的在于针对上述背景技术中tdma系统多设备间时间同步的迫切需求而提供一种卫星通信系统多中心站多设备间定时基准装置，可根据统一定时设备所处位置不同按不同的工作模式选取不同的初始时间触发源，生成高精度定时基准信息。
本发明的目的是这样实现的：
一种卫星通信系统多中心站多设备间定时基准装置，包括参考钟选择单元1、模式判断单元2、接口判决单元3和本地时钟生成单元4，还包括授时单元5和状态监控单元6；所述参考钟选择单元1对输入的内参考10m时钟信号a和外参考10m时钟信号b进行检测，在外参考10m时钟信号状态稳定时,选择外参考10m时钟信号，否则选择内参考10m时钟信号，生成全局工作时钟信号，并分别用作模式判断单元2、接口判决单元3、本地时钟生成单元4、授时单元5和状态监控单元6的工作钟；模式判断单元2对配置芯片中读出的工作模式参数c、串口设置的工作模式参数d和管理网口设置的工作模式参数e进行判断和选择，根据最后收到的工作模式参数确定当前装置的工作模式，并将工作模式信息输出到接口判决单元3；接口判决单元3在全局工作时钟的驱动下对外部接口输入的级联输入口时间信息f、级联输出口时间信息g、定时1口回读时间信息h、定时2口回读时间信息i、定时3口回读时间信息j、定时4口回读时间信息k、定时5口回读时间信息l、定时6口回读时间信息m、定时7口回读时间信息n和定时8口回读时间信息o进行解扰、crc校验和串/并转换，转换成时间秒脉冲信息，在模式判断单元2输入的工作模式的控制下生成本地时间修正信息，并输出本地时间修正信息至本地时钟生成单元4；本地时钟生成单元4利用接口判决单元3生成的本地时间修正信息对本地时钟信息进行修正，生成修正后的本地时钟信息，并输出至授时单元5；授时单元5通过对修正后的本地时钟信息进行提取、并/串转换、crc计算和加扰处理，生成对应各接口的级联入口时间信息p、级联出口时间信息q、定时1口授时时间信息r、定时2口授时时间信息s、定时3口授时时间信息t、定时4口授时时间信息u、定时5口授时时间信息v、定时6口授时时间信息w、定时7口授时时间信息x和定时8口授时时间信息y，并输出；状态监控单元6对接口判决单元3和授时单元5的状态进行监控，并向管理网口输出监控的状态信息z。
其中，接口判决单元3包括级联回读口数据均衡模块7、授时回读口电平转换模块8、接口数据缓存模块9、解扰模块10、crc校验模块11、串/并转换模块12和参考时间信息生成模块13；级联回读口数据均衡模块7对外部接口输入的级联输入口时间信息f和级联输出口时间信息g分别进行电平转换，将lvpecl电平转换成lvds电平，并将转换电平后的级联输入口时间信息f和级联输出口时间信息g分别输出至接口数据缓存模块9；授时回读口电平转换模块8对输入的定时1口回读时间信息h、定时2口回读时间信息i、定时3口回读时间信息j、定时4口回读时间信息k、定时5口回读时间信息l、定时6口回读时间信息m、定时7口回读时间信息n和定时8口回读时间信息o分别进行电平转换，将lvds电平转换成lvttl电平，并将转换电平后的定时1口回读时间信息-定时8口回读时间信息h-o分别输出至接口数据缓存模块9；接口数据缓存模块9对接收到的转换电平后的级联输入口时间信息f、级联输出口时间信息g和定时1口回读时间信息-定时8口回读时间信息h-o进行缓存，并分别将异步时钟信息转换为本地同步时钟信息，将级联回读口数据均衡模块7输出的信息缓存转换后分别输出至解扰模块10，将授时回读口电平转换模块8输出的信息缓存转换后分别输出至crc校验模块(11)；解扰模块10对接收到的信息分别进行解扰计算后输出至crc校验模块(11)；crc校验模块11对接口数据缓存模块9和解扰模块10输出的信息分别进行crc校验，并分别将crc校验后的信息输出至串/并转换模块12；串/并转换模块12将crc校验模块11输出的串行信息分别转换成并行信息，并将并行信息分别输出至参考时间信息生成模块13；参考时间信息生成模块13对接收到的各个接口的并行信息进行综合处理，根据模式判断单元2所判定的工作模式以及各接口数据的状态计算出本地时间修正信息，并将本地时间修正信息输出至本地时钟生成单元4。
其中，授时单元5包括授时时间提取模块14、并/串转换模块15、crc计算模块16、加扰模块17、输出定时控制模块18、级联口数据驱动模块19和授时口电平转换模块20；授时时间提取模块14根据本地时钟生成单元4生成的修正后的本地时钟信息以及各接口的数据状态计算出授时时间提取时刻，并提取出授时时间信息，将授时时间信息输出至并/串转换模块15；并/串转换模块15将收到的并行授时时间信息转换成串行授时时间信息，并输出至crc计算模块16；crc计算模块16对串行授时时间信息进行crc计算，得到十路授时时间信息，并选择两路输出至加扰模块17，选择八路输出定时控制模块18；加扰模块17对接收到的两路授时时间信息分别进行加扰处理，得到级联入口时间信息p和级联出口时间信息q，并分别输出至输出定时控制模块18；输出定时控制模块18对crc计算模块16输出的八路授时时间信息分别计算出授时时间信息的输出时刻，并根据输出时刻分别将八路授时时间信息输出至授时口电平转换模块20，将加扰模块17输出的级联入口时间信息p和级联出口时间信息q分别计算出授时时间信息的输出时刻，并根据输出时刻分别将级联入口时间信息p和级联出口时间信息q输出至级联口数据驱动模块19；级联口数据驱动模块19将接收到的级联入口时间信息p和级联出口时间信息q的电平格式分别从lvds电平驱动至lvpecl电平，并分别将电平转换后的级联入口时间信息p和级联出口时间信息q一一对应输出至级联入口和级联出口；授时口电平转换模块20将接收到的八路授时时间信息的电平格式分别从lvttl电平转换至lvds电平，并分别与定时1口、定时2口、定时3口、定时4口、定时5口、定时6口、定时7口和定时8口一一对应输出电平转换后的定时1口授时时间信息r、定时2口授时时间信息s、定时3口授时时间信息t、定时4口授时时间信息u、定时5口授时时间信息v、定时6口授时时间信息w、定时7口授时时间信息x和定时8口授时时间信息y。
本发明与背景技术相比具有如下优点：
1.支持为多台设备同时授时，提供统一的定时基准。
2.支持多台设备级联功能，且支持不同工作模式热切换。
3.本发明采用了多频率基准和多时间基准的冗余组合设计。
4.本发明集成度高、功耗低、性能稳定可靠，能够在较恶劣的环境条件下正常工作。
附图说明
图1是本发明实施例的电原理方框图。
图2是本发明接口判决单元3实施例的电原理图。
图3是本发明授时单元5实施例的电原理图。
具体实施方式
参照图1、图2至图3，本发明包括参考钟选择单元1、模式判断单元2、接口判决单元3、本地时钟生成单元4、授时单元5和状态监控单元6，图1是本发明实施例的电原理方框图，实施例按图1连接线路。
本发明参考钟选择单元1其作用是对输入的内参考10m时钟信号和外参考10m时钟信号进行检测，根据外参考钟状态选择是否切换到内参考，如果外参考10m时钟信号状态稳定,选择外参考10m时钟信号，否则选择内参考10m时钟信号，生成全局工作时钟信号，并分别用作模式判断单元2、接口判决单元3、本地时钟生成单元4、授时单元5和状态监控单元6的工作钟；模式判断单元2其作用是对配置芯片中读出的工作模式参数、串口设置的工作模式参数和管理网口设置的工作模式参数进行判断和选择，根据最后收到的工作模式参数确定当前装置的工作模式；接口判决单元3在全局工作时钟的驱动下对外部接口输入的级联输入口时间信息f、级联输出口时间信息g、定时1口回读时间信息h、定时2口回读时间信息i、定时3口回读时间信息j、定时4口回读时间信息k、定时5口回读时间信息l、定时6口回读时间信息m、定时7口回读时间信息n和定时8口回读时间信息o进行解扰、crc校验和串/并转换，转换成时间秒脉冲信息，在模式判断单元2输入的工作模式的控制下生成本地时间修正信息，并输出本地时间修正信息至本地时钟生成单元4；本地时钟生成单元4其作用是利用接口判决单元3生成的本地时间修正信息对本地时钟信息进行修正，从而生成修正后的本地时钟信息；授时单元5通过对修正后的本地时钟信息进行提取、并/串转换、crc计算和加扰处理，生成对应各接口的级联入口时间信息p、级联出口时间信息q、定时1口授时时间信息r、定时2口授时时间信息s、定时3口授时时间信息t、定时4口授时时间信息u、定时5口授时时间信息v、定时6口授时时间信息w、定时7口授时时间信息x和定时8口授时时间信息y，并输出；状态监控单元6其作用是完成对接口判决单元3和授时单元5状态的监控，并向管理网口输出监控到的状态信息。实施例参考钟选择单元1、模式判断单元2、本地时钟生成单元4采用5cefa5f23i7芯片制作；实施例状态监控单元6采用88e1111-b2-bab1i000芯片和hx5008nl芯片制作。
本发明接口判决单元3、本地时钟生成单元4、授时单元5的其作用是在输入工作模式参数的控制下对外部接口输入的时间信息进行处理，生成本地时间修正信息，修正本地时钟信息，并通过对修正后的本地时钟信息进行提取，定时生成对应各接口的授时信息。图2是本发明接口判决单元3实施例的电原理图，实施例按图2连接线路；级联回读口数据均衡模块7其作用是完成级联输入口时间信息和级联输出口时间信息的电平转换；授时回读口电平转换模块8其作用是完成定时1口回读时间信息、定时2口回读时间信息、定时3口回读时间信息、定时4口回读时间信息、定时5口回读时间信息、定时6口回读时间信息、定时7口回读时间信息、定时8口回读时间信息的电平转换；接口数据缓存模块9其作用是对接收到的数据进行缓存，将收到的异步时钟数据转换为本地同步时钟数据；解扰模块10其作用是对接收到的数据进行解扰计算；crc校验模块11其作用是对接口数据缓存模块9和解扰模块10输出的数据进行crc校验；串/并转换模块12其作用是将串行数据转换成并行数据；参考时间信息生成模块13其作用是对接收到的各个接口的数据进行综合处理，计算出本地时间修正信息；
图3是本发明授时单元5实施例的电原理图，实施例按图3连接线路；授时时间提取模块14其作用是计算出授时时间提取时刻，并提取出授时时间信息；并/串转换模块15其作用是将收到的并行数据的授时时间信息转换成串行的数据形式；crc计算模块16其作用是对授时时间信息进行crc计算；加扰模块17其作用是对接收到的数据进行加扰处理；输出定时控制模块18其作用是用于计算出授时时间信息的输出时刻；级联口数据驱动模块19其作用是将接收到的信号从lvds电平驱动至lvpecl电平，输出至级联入口和级联出口；授时口电平转换模块20其作用是将接收到的信号从lvttl电平转换至lvds电平，并输出至定时1口、定时2口、定时3口、定时4口、定时5口、定时6口、定时7口和定时8口，完成授时；实施例级联回读口数据均衡模块7采用6片lmh0074sq芯片制作；实施例授时回读口电平转换模块8采用8片sn65lvdt390pw芯片制作；实施例级联口数据驱动模块19采用6片lmh0001sq芯片制作；实施例授时口电平转换模块20采用8片sn65lvds391pw芯片制作；实施例接口数据缓存模块9、解扰模块10、crc校验模块11、串/并转换模块12、参考时间信息生成模块13、授时时间提取模块14、并/串转换模块15、crc计算模块16、加扰模块17、输出定时控制模块18采用1片5cefa5f23i7芯片制作。
本发明图1、图2、图3中的各电路部件均采用外接直流电源供电，因此图中没有标出电源部件标号。
本发明的结构如下：整个装置可装入标准2u机箱；外形尺寸为200毫米×160毫米。