用于接收射频信号的方法和装置与流程

本申请是申请日为2013年12月10日申请号为第201380064099.5号发明名称为“用于接收射频信号的方法和装置”的中国专利申请的分案申请。

i.根据35u.s.c.§119的优先权要求

本专利申请要求于2012年12月10日提交的题为“testsignalgenerationbyreusingreceivercircuitry(通过重用接收机电路系统来生成测试信号)”的临时美国申请序列号为61/735,453的优先权，其被转让给本申请受让人并通过援引明确纳入于此。

背景

i.领域

本公开一般涉及电子器件，尤其涉及用于生成测试信号的接收机电路。

ii.

背景技术：

无线通信系统中的无线设备(例如，蜂窝电话或智能电话)可以传送和接收数据以用于双向通信。无线设备可包括用于数据传送的发射机以及用于数据接收的接收机。对于数据传送，发射机可用数据来调制发射本地振荡器(lo)信号以获得经调制信号，放大经调制信号以获得具有恰当输出功率电平的输出射频(rf)信号，并经由天线将该输出rf信号发射到基站。对于数据接收，接收机可经由天线获得收到rf信号，放大该收到rf信号并用接收lo信号对该收到rf信号进行下变频，并处理该经下变频信号以恢复由基站发送的数据。lo信号是可被用于频率转换的周期性信号。

无线设备可包括数个接收机，并且每个接收机可包括各种电路。每个接收机中的电路可被设计成满足规范，但可具有可因制造工艺、温度、电源电压等的变化而改变很大的性能。测试/校准这些电路以便即使存在这些变化仍确保良好性能会是合乎期望的。

附图简述

图1示出了无线设备与无线系统处于通信。

图2示出了图1中的无线设备的框图。

图3示出了具有可重配置的接收机电路以生成测试信号的两个接收机的框图。

图4a示出了这两个接收机在接收(rx)模式中的操作。

图4b和4c示出了这两个接收机在测试/校准模式中的操作。

图5示出了图3中的低噪声放大器(lna)、下变频器、低通滤波器和接口电路的示例性设计。

图6示出了这两个接收机在rx模式中的操作。

图7a到8b示出了这两个接收机在测试/校准模式中的操作。

图9示出了将混频器重配置为放大器。

图10示出了将共源lna和接口电路重配置为可编程衰减器。

图11示出了将共栅lna重配置为可编程衰减器。

图12示出了将共源lna和接口电路重配置为可编程衰减器和振幅调制(am)调制器。

图13示出了将共栅lna重配置为可编程衰减器和am调制器。

图14示出了lo生成器的示例性设计。

图15示出了用于执行下变频和测试信号生成的过程。

图16示出了用于执行放大和测试信号生成的过程。

详细描述

以下阐述的详细描述旨在作为本公开的示例性设计的描述，而无意表示可在其中实践本公开的仅有设计。术语“示例性”在本文中用于表示“用作示例、实例或解说”。本文中描述为“示例性”的任何设计不必被解释为优于或胜过其他设计。本详细描述包括具体细节以提供对本公开的示例性设计的透彻理解。对于本领域技术人员将明显的是，没有这些具体细节也可实践本文描述的示例性设计。在一些实例中，公知的结构和器件以框图形式示出以免湮没本文中给出的示例性设计的新颖性。

本文公开了无线设备中可被重配置成生成测试信号的接收机电路。这些接收机电路可被用于各种电子设备，诸如无线通信设备(例如，蜂窝电话、智能电话等)、平板设备、个人数字助理(pda)、手持式设备、无线调制解调器、膝上型计算机、智能本、上网本、无绳电话、无线本地环路(wll)站、蓝牙设备、消费电子设备、等等。为了清楚起见，以下描述了将接收机电路用于无线通信设备。

图1示出了无线设备110与无线通信系统120处于通信。无线系统120可以是长期演进(lte)系统、码分多址(cdma)系统、全球移动通信(gsm)系统、无线局域网(wlan)系统或其他某个无线系统。cdma系统可实现宽带cdma(wcdma)、cdma1x、演进数据最优化(evdo)、时分同步cdma(td-scdma)、或其他某个版本的cdma。为简明起见，图1示出了无线系统120包括两个基站130和132以及一个系统控制器140。一般而言，无线系统可包括任何数目的基站以及任何网络实体集合。

无线设备110还可以指用户装备(ue)、移动站、终端、接入终端、订户单元、站等。无线设备110可以是蜂窝电话、智能电话、平板、无线调制解调器、个人数字助理(pda)、手持式设备、膝上型计算机、智能本、上网本、无绳电话、无线本地环路(wll)站、蓝牙设备、等等。无线设备110可与无线系统120通信。无线设备110还可接收来自广播站(例如，广播站134)的信号、来自一个或多个全球导航卫星系统(gnss)中的卫星(例如，卫星150)的信号等。无线设备110可支持用于无线通信的一种或多种无线电技术，诸如lte、wcdma、cdma1x、evdo、td-scdma、gsm、802.11等。

无线设备110可以能够在覆盖低于1000兆赫兹(mhz)的频率的低频带(lb)、覆盖从1000mhz到2300mhz的频率的中频带(mb)和/或覆盖高于2300mhz的频率的高频带(hb)中操作。例如，低频带可覆盖698到960mhz，中频带可覆盖1475到2170mhz，并且高频带可覆盖2300到2690mhz和3400到3800mhz。低频带、中频带和高频带是指三组频带(或频带组)，其中每个频带组包括数个频率带(或简称为“频带”)。每个频带可以覆盖至多达200mhz。lte版本11支持35个频带，这些频带被称为lte/umts频带并且在公众可获取的文档3gppts36.101中列出。一般而言，可以定义任何数目个频带组。每个频带组可覆盖任何频率范围，这些频率范围可以匹配或者可以不匹配以上给出的频率范围中的任何一个。每个频带组可包括任何数目个频带。

无线设备110可以支持载波聚集，其是多个载波上的操作。载波聚集也可被称为多载波操作。载波可指被用于通信的频率范围并且可与某些特性相关联。例如，载波可与描述该载波上的操作的系统信息和/或控制信息相关联。载波也可被称为分量载波(cc)、频率信道、蜂窝小区等。频带可包括一个或多个载波。在lte中每个载波可以覆盖至多达20mhz。在lte版本11中，无线设备110可以配置成具有在一个或两个频带中的多达5个载波。

无线设备110可接收在不同频率处并发地发送的多个所传送的信号。这多个所传送的信号可以(i)由一个或多个基站在不同频率处的多个载波上发送以用于载波聚集，或者(ii)由相同无线系统中的不同基站发送以用于协调式多点(comp)，或者(iii)由一个或多个无线系统中的一个或多个基站发送以用于并发服务(例如，并发的语音/语音、语音/数据、数据/数据等)，或者(iv)由一个或多个基站发送以用于并发传输。

图2示出了图1中的无线设备110的示例性设计的框图。在这一示例性设计中，无线设备110包括耦合至主天线210的收发机220、耦合至副天线212的收发机222、以及数据处理器/控制器280。收发机220包括多个(k个)接收机230pa至230pk和多个(k个)发射机250pa至250pk以支持多个频带、多种无线电技术、载波聚集等。收发机222包括多个(l个)接收机230sa至230sl和多个(l个)发射机250sa至250sl以支持多个频带、多种无线电技术、载波聚集、接收分集、从多个发射天线到多个接收天线的多输入多输出(mimo)传输，等等。

在图2所示的示例性设计中，每个接收机230包括lna240和接收电路242。对于数据接收，天线210接收来自基站和/或其他发射机站的信号并且提供收到rf信号。天线接口电路224接收收到rf信号并将一个或多个输入rf信号提供给一个或多个所选接收机。天线接口电路224可包括开关、双工器、共用器、发射滤波器、接收滤波器、匹配电路等。以下描述假定接收机230pa是唯一的所选接收机。在接收机230pa内，lna240pa放大输入rf信号并提供经放大rf信号。接收电路242pa将经放大rf信号从rf下变频到基带，对经下变频的信号进行滤波和放大，并且将输入基带信号提供给数据处理器280。接收电路242pa可包括混频器、滤波器、放大器、匹配电路、振荡器、本地振荡器(lo)生成器、锁相环(pll)等。收发机220和222中的每个其余的接收机230可以类似于接收机230pa的方式操作。

在图2中示出的示例性设计中，每个发射机250包括发射电路252和功率放大器(pa)254。对于数据传送，数据处理器280处理(例如，编码和调制)要传送的数据，并且将一个或多个输出基带信号提供给一个或多个所选发射机。以下描述假定发射机250pa是唯一的所选发射机。在发射机250pa内，发射电路252pa对模拟输出信号进行放大、滤波并将其从基带上变频至rf，并且提供经调制的rf信号。发射电路252pa可包括放大器、滤波器、混频器、匹配电路、振荡器、lo生成器、pll等等。pa254pa接收并放大经调制rf信号，并且提供具有恰当输出功率电平的发射rf信号。发射rf信号被路由通过天线接口电路224并经由天线210来发射。收发机220和222中的每个其余发射机250可按与发射机250pa类似的方式来操作。

图2示出了接收机230和发射机250的示例性设计。接收机和发射机还可包括图2中未示出的其他电路，诸如滤波器、匹配电路等。收发机220和222的全部或部分可实现在一个或多个模拟集成电路(ic)、rfic(rfic)、混合信号ic等上。例如，收发机220和222内的lna240和接收电路242可实现在一个或多个rfic上。收发机220和222中的这些电路也可按其他方式来实现。

数据处理器/控制器280可为无线设备110执行各种功能。例如，数据处理器280可对经由接收机230接收到的数据以及经由发射机250传送的数据执行处理。控制器280可控制收发机220和222内的各种电路的操作。存储器282可存储供数据处理器/控制器280使用的程序代码和数据。数据处理器/控制器280可以实现在一个或多个专用集成电路(asic)和/或其他ic上。

一般而言，无线设备可包括任何数目的接收机和任何数目的发射机。这些接收机中和发射机可被设计成满足规范，但可具有可因ic工艺、温度、电源电压等的变化而改变很大的性能。例如，这些接收机和发射机可被实现成具有可能因ic工艺变化而改变的阈值电压和器件失配的晶体管。阈值电压和器件失配的变化可能不利地影响无线设备的性能。测试/校准接收机中的电路以便即使存在ic工艺、温度、电源电压等的变化仍确保良好性能会是合乎期望的。

在本公开的一方面，一个接收机中的电路可被重配置和重用以生成用于另一接收机的测试信号。这可使得接收机中的电路被高效地测试，而不需要附加电路或外部装备来生成测试信号。这还可提供以下所述的其他益处。

图3示出了具有可重配置的接收机电路以生成测试信号的两个接收机310和312的示例性设计的框图。接收机310包括lna320和接收电路330。接收机312包括lna322和接收电路332。接收机310和312可对应于图2中的任何两个接收机230。lna320和322可对应于图2中的任何两个lna240。接收电路330和332可对应于图2中的任何两个接收电路242。

在接收机310内，lna320具有接收第一输入rf信号(rfin1)的输入、耦合至接收电路330的第一输出、以及耦合至接口电路324的第二输出。lna320可放大rfin1信号并将第一经放大rf信号(rfamp1)提供给接收电路330。

接收电路330可接收来自lna320的rfamp1信号并将第一输入基带信号(bbin1)提供给数据处理器280。在接收电路330内，下变频器340可接收来自lna320的rfamp1信号以及来自lo生成器360的第一同相lo(ilo1)信号和第一正交lo(qlo1)信号。下变频器340可用ilo1和qlo1信号将rfamp1信号下变频，并且可提供第一i和q经下变频信号。ilo1和qlo1信号的频率可基于载波频率以及可能的正被接收电路330接收的每个所传送信号的带宽来选择。例如，如果一个所传送信号正被接收，则ilo1和qlo1信号的频率可等于正被接收的所传送信号的中心频率。低通滤波器350可对i和q经下变频信号滤波以移除因下变频产生的不期望的信号分量、放大经滤波的i和q信号、并将第一i和q输入基带信号提供给数据处理器280。

在接收机312内，lna322具有接收第二输入rf信号(rfin2)的输入、耦合至接收电路332的第一输出、以及耦合至接口电路324的第二输出。lna322可放大rfin2信号并将第二经放大rf信号(rfamp2)提供给接收电路332。接口电路324可被用来将来自一个接收机的测试信号耦合至另一个接收机。

接收电路332可接收来自lna322的rfamp2信号并将第二输入基带信号(bbin2)提供给数据处理器280。在接收电路332内，下变频器342可接收来自lna320的rfamp2信号以及来自lo生成器362的第二同相lo(ilo2)信号和第二正交lo(qlo2)信号、用ilo2和qlo2信号将rfamp2信号下变频、并提供i和q经下变频信号。低通滤波器352可对i和q经下变频信号滤波以移除因下变频产生的不期望的信号分量、放大经滤波的i和q信号、并将第二i和q输入基带信号提供给数据处理器280。

图3示出了接收电路330和接收电路332的示例性设计。一般而言，在接收电路中对信号的调理可由一个或多个放大器、滤波器、混频器等执行。这些电路可与图3中所示的配置不同地安排。例如，滤波器和/或增益控制电路可位于lna与下变频器之间。另外，图3中未示出的其他电路也可用在接收电路中。例如，匹配电路可被用于匹配图3中的各个电路。可省略图3中的一些电路。在一个示例性设计中，接收机310和312可被实现在同一ic芯片上。在另一示例性设计中，接收机310可被实现在第一ic芯片上，而接收机312可被实现在第二ic芯片上。

接收机310和312可支持多种操作模式，其可包括接收(rx)模式和测试/校准模式。在rx模式中，可选择一个或多个接收机来处理一个或多个输入rf信号以恢复一个或多个感兴趣的所传送信号，例如，如以上关于图3描述的。在测试/校准模式中，可选择一个或多个接收机以用于测试/校准，而另一接收机可生成用于(诸)所选接收机的测试信号。

图4a示出了图3中的接收机310和312在rx模式中的操作。一般而言，可在rx模式中仅启用接收机310、或仅启用接收机312、或者启用接收机310和312两者。如果启用接收机310，则lna320可放大rfin1信号并将rfamp1信号提供给接收电路330。在接收电路330内，rfamp1信号可被下变频器340用来自lo生成器360的ilo1和qlo1信号下变频并被低通滤波器350滤波以获得bbin1信号。如果启用接收机312，则lna322可放大rfin2信号并将rfamp2信号提供给接收电路332。在接收电路332内，rfamp2信号可被下变频器342用来自lo生成器362的ilo2和qlo2信号下变频并被低通滤波器352滤波以获得bbin2信号。

图4b示出了图3中的接收机310和312在校准模式中的操作，其中接收机312向接收机310提供测试信号。在此情形中，接收机312内的lo生成器362可生成lo信号，该lo信号可穿过下变频器342、lna322和接口电路324并作为测试信号提供给接收机310。lo生成器362可生成全频率范围上且具有足以校准接收机310的频率准确度的用于测试信号的lo信号。

图4c示出了图3中的接收机310和312在校准模式中的操作，其中接收机310向接收机312提供测试信号。在此情形中，接收机310内的lo生成器360可生成lo信号，该lo信号可穿过下变频器340、lna320和接口电路324并作为测试信号提供给接收机312。lo生成器360可生成全频率范围上且具有足以校准接收机312的频率准确度的用于测试信号的lo信号。

回来参照图3，测试生成器370和372可分别生成用来测试接收机310和312的测试控制信号。相关器380和382可执行相关以分别测试/校准接收机310和312。以下详细描述测试生成器370和372以及相关器380和382。

接收机310和312可按各种方式来实现。在一个示例性设计中，接收机310和312可被实现在同一ic管芯上，这可导致接收机的更佳集成。在另一示例性设计中，接收机310和312可被实现在分开的ic管芯上，这可改善这两个接收机之间的隔离。接收310和312也可按其他方式来实现。

接收机310和312中的电路可按各种电路设计来实现。以下描述接收机310和312内的lna320和322、下变频器340和342、以及低通滤波器350和352的示例性设计。接收机310和312中的电路也可用各种类型的晶体管来实现。以下描述用n沟道金属氧化物半导体(nmos)晶体管来实现的lna320和322以及下变频器340和352的示例性设计。

图5示出了图3中的lna320和322、下变频器340和342、低通滤波器350和352、以及接口电路324的示例性设计的示意图。在图5所示的示例性设计中，在接收机310内，下变频器340包括用于i和q信号路径的两个混频器340a和340b，并且低通滤波器350包括用于i和q信号路径的两个低通滤波器350a和350b。在接收机312内，下变频器342包括用于i和q信号路径的两个混频器342a和342b，并且低通滤波器352包括用于i和q信号路径的两个低通滤波器352a和352b。

在图5所示的示例性设计中，lna320被实现为共源lna(cslna)。在lna320内，增益晶体管522使其源极耦合至电路接地，使其栅极接收rfin1信号，并使其漏极耦合至节点n1。替换地，增益晶体管522可使其源极耦合至源极衰退电感器，该源极衰退电感器可进一步耦合至电路接地(图5中未示出)。共源共栅晶体管524使其源极耦合至增益晶体管522的漏极并使其栅极接收vb1偏置电压。变压器526具有(i)耦合在共源共栅晶体管524的漏极与电源电压(vdd)之间的初级线圈，以及(ii)耦合在节点n2和n3之间并将差分经放大rf信号提供给下变频器340的混频器340a和340b的次级线圈。变压器也可被称为平衡－不平衡转换器。可变电容器528可耦合在共源共栅晶体管524的漏极与vdd电源之间。变压器526和电容器528形成lna320的储能电路。增益晶体管522和共源共栅晶体管524可用nmos晶体管(如图5所示)，或者用其他类型的晶体管来实现。

在图5所示的示例性设计中，lna322被实现为共栅lna(cglna)，其可提供比共源lna更好的隔离。在lna322内，主晶体管523使其源极接收rfin2信号并使其栅极接收vb3偏置电压。共源共栅晶体管525使其源极耦合至主晶体管523的漏极并使其栅极接收vb4偏置电压。变压器527具有(i)耦合在共源共栅晶体管527的漏极与vdd电源之间的初级线圈，以及(ii)耦合在节点l2和l3之间并将差分经放大rf信号提供给下变频器342的混频器342a和342b的次级线圈。可变电容器529可耦合在共源共栅晶体管525的漏极与vdd电源之间。主晶体管523和共源共栅晶体管525可用nmos晶体管(如图5所示)，或者用其他类型的晶体管来实现。

在图5中所示的示例性设计中，接口电路324被实现有共源共栅晶体管534以及包括变压器536和可变电容器538的储能电路。共源共栅晶体管534使其源极耦合至lna320内的增益晶体管522的漏极并使其栅极接收vb2偏置电压。变压器536具有(i)耦合在共源共栅晶体管534的漏极与vdd电源之间的初级线圈，以及(ii)耦合在节点l1与电路接地之间的次级线圈。节点l1还对应于lna322的输入。可变电容器538耦合在共源共栅晶体管534的漏极与vdd电源之间。

在图5所示的示例性设计中，混频器340a、340b、342a和342b用双平衡无源混频器来实现。混频器340a包括两对nmos晶体管，其耦合为交叉耦合在一起的两个差分对。晶体管542a和544a(i)使其源极耦合在一起并耦合至节点n2，并且(ii)使其漏极分别耦合至节点n4和n5。类似地，晶体管546a和548a(i)使其源极耦合在一起并耦合至节点n3，并且(ii)使其漏极分别耦合至节点n4和n5。来自图3中的lo生成器360的ilo1信号可以是包括ilo1p信号和ilo1n信号的差分信号。ilo1p信号被提供给晶体管542a和548a的栅极。ilo1n信号被提供给晶体管544a和546a的栅极。节点n2和n3对应于混频器340a差分输入，并且节点n4和n5对应于混频器340a的差分输出。

在图5所示的示例性设计中，混频器340a进一步包括晶体管540a和541a，其被用来将混频器530a重配置为放大器。晶体管540a使其源极耦合至节点n4，使其栅极接收vc1控制信号，并且使其漏极耦合至vdd电源。晶体管541a使其源极耦合至电路接地，使其栅极接收vc2控制信号，并使其漏极耦合至节点n5。晶体管540a和541a可以是nmos晶体管(如图5所示)，或者其他类型的晶体管。

在示例性设计中，接收机310内的混频器340b按与混频器340a类似的方式实现，不同之处在于混频器340a中的nmos晶体管540a和541a从混频器340b中省略，如图5中所示。在另一示例性设计中，混频器340b可按与混频器340a相同的方式实现，并且可包括按与混频器340a中的nmos晶体管540a和541a类似的方式耦合的两个nmos晶体管。在此示例性设计中，当混频器340b被用作接收机中的混频器时，混频器340b中的这两个nmos晶体管可通过其栅极偏置电压而被禁用。此示例性设计可产生混频器340a与340b之间的较佳对称性，这可帮助降低iq失配并且可改善rsb。混频器340b包括nmos晶体管542b、544b、546b和548b，它们按与混频器340a内的晶体管542a、544a、546a和548a类似的方式耦合。来自lo生成器360的qlo1信号可以是包括qlo1p信号和qlo1n信号的差分信号。qlo1p信号被提供给晶体管542b和548b的栅极。qlo1n信号被提供给晶体管544b和546b的栅极。接收机312内的混频器342a和342b按分别与接收机310内的混频器340a和340b类似的方式实现。

在图5所示的示例性设计中，低通滤波器350a、350b、352a和352b被实现为执行滤波和放大的有源滤波器。在滤波器350a内，电阻器552耦合在节点n4与放大器560的反相输入之间。电阻器554耦合在节点n5与放大器560的非反相输入之间。电容器556耦合在放大器560的反相与非反相输入之间。电阻器562耦合在放大器560的反相输入与非反相输出之间。电阻器564耦合在放大器560的非反相输入与反相输出之间。尽管在图5中出于简单起见未示出，但电容器可与电阻器552和554并联耦合并且可被用于低通滤波。电容器556可具有较小值，并且可被用来过滤tx扰乱，tx扰乱通常位于信道带宽之外。放大器560经由其非反相和反相输出来提供差分i经下变频信号。低通滤波器350b、352a和352b按与低通滤波器350a类似的方式来实现。

图5示出了lna320和322、下变频器340和342、低通滤波器350和352、以及接口电路324的示例性设计。lna、下变频器、低通滤波器和接口电路也可用其他电路设计来实现。例如，lna可用反相器类型的lna来实现，其包括堆叠耦合且在vdd电源与电路接地之间的nmos晶体管和pmos晶体管。混频器340a、340b、342a和342b可用如图5中所示的无源混频器或用其他类型的混频器来实现。

在一个示例性设计中，相同电路设计可被用于多个接收机。例如，相同lna和混频器设计可被用于多个接收机，例如用于支持多个频带、多种模式、载波聚集等的无线设备中的所有频带的接收机。在另一示例性设计中，不同电路设计可被用于不同接收机。例如，不同接收机可与不同lna设计、不同混频器设计等相关联。

图6示出了接收机310在rx模式中的操作。在rx模式中，lna320被配置为lna，混频器340a、340b被配置为混频器，并且接口电路324被禁用。在lna320内，vb1偏置电压被施加到共源共栅晶体管524的栅极。增益晶体管522接收和放大rfin1信号。共源共栅晶体管524缓冲来自增益晶体管522的输出信号并将经放大信号提供给变压器526的初级线圈。变压器526的次级线圈将经放大rf信号提供给混频器340a和340b。

在混频器340a内，nmos晶体管540a和541a通过在这些晶体管的栅极处分别经由vc1和vc2控制信号施加低电压(例如，0伏(v))而被截止。如果晶体管540a和541a使用其他类型的晶体管来实现，则可使用其他电压来截止晶体管540a和541a。例如，如果晶体管540a和541a使用pmos晶体管来实现，则可使用高电压来截止晶体管540a和541a。晶体管542a到548a操作为开关晶体管，其可通过ilo1p和ilo1n信号被导通和截止以将电流从它们的源极转向到它们的漏极。对于每一对晶体管，在任何给定时刻仅一个晶体管被ilo1p或ilo1n信号导通，而另一个晶体管被ilo1n或ilo1p信号截止。每一对中的两个晶体管被交替地导通和截止以将经放大rf信号从lna320转向到节点n4和n5。具体而言，晶体管542a和544a分别通过ilo1p和ilo1n信号被交替地导通和截止。晶体管546a和548a分别通过ilo1n和ilo1p信号也被交替地导通和截止。晶体管542a到548a可在它们的栅极被施加恰适的偏置电压(图6中未示出)。偏置电压可被选择以为混频器340a提供良好的性能。混频器340a将i经下变频信号提供给低通滤波器350a。混频器340b按与混频器340a类似的方式操作，但被施加包括qlo1p和qlo1n信号的差分qlo1信号。混频器340b用qlo1信号来下变频rfin1信号，并且将q经下变频信号提供给低通滤波器350b。

图6还示出了接收机312在rx模式中的操作。在rx模式中，lna322被配置为lna，并且混频器342a和342b被配置为混频器。在lna322内，vb3和vb4偏置电压分别被施加到晶体管523和525的栅极。晶体管523接收和缓冲rfin2信号。晶体管525缓冲来自晶体管523的输出信号并将经放大信号提供给变压器527的初级线圈。变压器527的次级线圈将经放大rf信号提供给混频器342a和342b。

在混频器342a内，晶体管540c和541c通过在这些晶体管的栅极处分别经由vc1和vc2控制信号施加低电压(例如，0v)而被截止。晶体管542c到548c操作为开关晶体管，其可通过ilo2p和ilo2n信号导通和截止以将电流从它们的源极转向到它们的漏极。对于每一对晶体管，在任何给定时刻仅一个晶体管被ilo2p或ilo2n信号导通，而另一个晶体管被ilo2n或ilo2p信号截止。每一对中的两个晶体管被交替地导通和截止以将经放大rf信号从lna322转向到节点l4和l5。晶体管542c到548c可在它们的栅极被施加恰适的偏置电压(图6中未示出)。偏置电压可被选择以为混频器342a提供良好的性能。混频器342a将i经下变频信号提供给低通滤波器352a。混频器342b按与混频器342a类似的方式操作，但被施加包括qlo2p和qlo2n信号的差分qlo2信号。混频器342b用qlo2信号来下变频rfin2信号，并且将q经下变频信号提供给低通滤波器352b。

图6示出了在rx模式中lna320和322作为lna以及混频器340a、340b、342a和342b作为混频器以接收和下变频输入rf信号并获得经下变频信号的配置。lna320和322以及混频器340a和342a可被重配置和使用以生成测试信号以用于测试/校准接收机310和312中的电路。各种测试可被支持并且可包括二阶输入截取点(iip2)、残余边带(rsb)等。测试信号还可被用于增益(例如，接收机增益)的校准、直流(dc)偏移校正等。

iip2是对由器件(诸如，放大器和混频器)的非线性生成的二阶失真量化的线性度的度量。iip2可通过以下操作来测量：用调制信号调制lo信号来生成振幅调制(am)测试信号、将am测试信号下变频到基带、将经下变频信号与该调制信号相关、以及基于相关结果来确定iip2。iip2可通过调整具有影响iip2的非线性的晶体管的栅极偏置电压来改善。

rsb是i与q信号路径之间的增益不平衡和/或相位不平衡的度量。rsb可通过以下操作来测量：生成特定频率处的单频调测试信号、将单频调测试信号下变频以获得i和q经下变频基带信号、测量i和q经下变频基带信号中的每一者的振幅和相位、以及基于i和q经下变频基带信号之间的振幅误差和相位误差来确定rsb。rsb可通过以下操作来改善：调整晶体管的栅极偏置电压、调整ilo和qlo信号的振幅和/或相位、对通过将i和q经下变频基带信号数字化而获得的i和q采样进行数字补偿，等等。可在adc之后应用数字补偿以考虑到i和q经下变频基带信号的振幅和相位失配。

图7a示出了接收机310和312在用于第一测试配置的测试/校准模式中的操作，其中接收机312被重配置和使用以生成用于接收机310的测试信号。在此配置中，在接收机312内，混频器342a被重配置为放大器，lna322被重配置为可编程衰减器，并且混频器342b和低通滤波器352a及352b被禁用。在接收机310内，lna320和接口电路324被重配置为可编程衰减器，并且混频器340a和340b以及低通滤波器350a和350b被启用并按与rx模式类似的方式操作。

在接收机312内，通过在晶体管542d到548d的栅极处施加低电压(例如，0v)来禁用混频器342b。混频器342a可通过以下操作来被重配置为放大器：(i)通过在晶体管544c和546c的栅极处施加低电压(例如，0v)来截止晶体管544c和546c，(ii)通过在晶体管542c和548c的栅极处施加恰适的偏置电压来导通晶体管542c和548c，以及(iii)通过在晶体管540c和541c的栅极处施加高电压(例如，vdd)来导通晶体管540c和541c。lna322可通过在晶体管523和525的栅极处施加恰适的vb3和vb4偏置电压来被重配置为可编程衰减器。

在接收机310内，lna320和接口电路324可通过以下操作来被重配置为可编程衰减器：(i)通过在晶体管534的栅极处施加恰适的偏置电压来导通晶体管534，(ii)通过在lna320内的共源共栅晶体管524的栅极处施加恰适的偏置电压来导通共源共栅晶体管524，以及(iii)通过在lna320内的增益晶体管522的栅极处施加低电压来截止增益晶体管522。混频器350a可通过在晶体管540a和541a的栅极处施加低电压来截止晶体管540a和541a，从而作为混频器操作。

在第一测试配置中，用于接收机312的lo生成器362生成期望测试频率处的lo信号(图7a中未示出)。lo信号被混频器342a(其被重配置为放大器)放大、穿过lna322(其被重配置为可编程衰减器)、并作为测试信号提供给接收机310。接收机310接收测试信号(代替rfin1信号)并按与rx模式类似的方式将测试信号下变频。在接收机310内，测试信号穿过接口电路324和lna320(其被重配置为可编程衰减器)并分别被混频器340a和340b用ilo1和qlo1信号下变频。测试信号的振幅可通过以下操作来调整：改变晶体管524和/或534的偏置电压、改变晶体管523和/或525的偏置电压、改变晶体管尺寸和/或混频器的驱动强度、调谐由变压器526和可变电容器528形成的lc储能电路、调谐由变压器536和可变电容器538形成的lc储能电路、调谐由变压器527和可变电容器529形成的lc储能电路等等。来自混频器340a和340b的i和q经下变频信号被低通滤波器350a和350b滤波以获得i和q输入基带信号。

图7b示出了接收机310和312在用于第二测试配置的测试/校准模式中的操作，其中接收机312被用来生成用于接收机310的am测试信号。在此配置中，在接收机312内，混频器342a被重配置为放大器，lna322被重配置为可编程衰减器，并且混频器342b和低通滤波器352a及352b被禁用。在接收机310内，lna320和接口电路324被重配置为可编程衰减器和am调制器，并且混频器340a和340b以及低通滤波器350a和350b被启用。

接收机310和312内的电路可被施加恰适的电压和信号，如以上在图7a中所述。然而，代替在lna320内的共源共栅晶体管524的栅极处施加vb1偏置电压并在接口电路324内的共源共栅晶体管534的栅极处施加vb2偏置电压，调制信号m(t)可由图3中的测试生成器370生成并且可被施加到共源共栅晶体管524的栅极和/或共源共栅晶体管534的栅极。也可在接收机310或接收机312内的其他节点处施加调制信号。例如，调制信号可被施加在(i)lna322内的主晶体管523的栅极和/或共源共栅晶体管525的栅极处、混频器342a内的晶体管540c的栅极和/或晶体管541c的栅极处、和/或(iii)其他晶体管的栅极处。

在第二测试配置中，用于接收机312的lo生成器362生成期望测试频率处的lo信号(图7b中未示出)。在接收机312内，lo信号被混频器342a(其已被重配置为放大器)放大、穿过lna322(其已被重配置为可编程衰减器和am调制器)、并作为测试信号提供给接收机310。在接收机310内，测试信号被提供给接口电路324和lna320(其已被重配置为可编程衰减器)并被调制信号调制以获得am测试信号。am测试信号分别被混频器340a和340b用ilo1和qlo1信号下变频，被低通滤波器350a和350b滤波以获得i和q输入基带信号。

调制信号可按各种方式生成和施加以生成am测试信号。am调制可被用于iip2校准和/或其他类型的校准。在一个示例性设计中，用于接收机310的测试生成器370生成调制信号并将该调制信号提供给同一接收机310内的am调制器和相关器380。am调制器可由lna320和接口电路324实现。相关器380将调制信号与输入基带信号相关，并将相关结果提供给数据处理器280。相关器380可在模拟域中(例如，使用电路)或数字域中(例如，使用数字信号处理)执行相关。数字处理器280可确定接收机310内的i和q信号路径中的i和q不平衡并且可生成控制信号和/或偏置电压以降低i和q不平衡。附加或替换地，数据处理器280可确定接收机310中的电路生成的非线性失真的量并且可生成偏置电压以改善线性。如果接收机310和312被实现在分开的ic芯片上，则针对接收机310和312具有分开的测试生成器370和372以及分开的相关器380和382会是有益的。在此情形中，am调制和相关可针对每个接收机本地执行，这可避免必须在ic芯片之间传递调制信号。

在另一示例性设计中，用于接收机312的测试生成器372生成调制信号并将该调制信号提供给另一接收机310内的am调制器和相关器。在又一示例性设计中，单个测试生成器可生成用于接收机310和312两者的调制信号。此示例性设计例如在接收机310和312被实现在同一ic芯片上时可提供良好性能。

图8a示出了接收机310和312在用于第三测试配置的测试/校准模式中的操作，其中接收机310被重配置和使用以生成用于接收机312的测试信号。在此配置中，在接收机310内，混频器340a被重配置为放大器，lna320和接口电路324被重配置为可编程衰减器，并且混频器340b和低通滤波器350a及350b被禁用。在接收机312内，lna322被配置为lna，并且混频器342a和342b以及低通滤波器352a和352b被启用。

在接收机310内，通过在晶体管542b到548b的栅极处施加低电压(例如，0v)来禁用混频器340b。混频器340a可通过以下操作来被重配置为放大器：(i)通过在晶体管544a和546a的栅极处施加低电压(例如，0v)来截止晶体管544a和546a，(ii)通过在晶体管542a和548a的栅极处施加恰适的偏置电压来导通晶体管542a和548a，以及(iii)通过在晶体管540a和541a的栅极处施加高电压(例如，vdd)来导通晶体管540a和541a。lna320和接口电路324可通过以下操作来被重配置为可编程衰减器：(i)通过在lna320内的共源共栅晶体管524的栅极处施加恰适的vb1偏置电压来导通共源共栅晶体管524，(ii)通过在接口电路324内的共源共栅晶体管534的栅极处施加恰适的vb2偏置电压来导通共源共栅晶体管534，以及(iii)通过在lna320内的增益晶体管522的栅极处施加低电压(例如，0v)来截止增益晶体管522。

在接收机312内，lna322可通过分别在晶体管523和525的栅极处施加恰适的vb3和vb4偏置电压来被配置为lna。混频器352a可通过在晶体管540c和541c的栅极处施加低电压(例如，0v)来截止晶体管540c和541c，从而被配置为混频器。

在第三测试配置中，用于接收机310的lo生成器360生成期望测试频率处的lo信号(图8a中未示出)。在接收机310内，lo信号被混频器340a(其被重配置为放大器)放大、穿过lna320和接口电路324(其被重配置为可编程衰减器)、并作为测试信号提供给接收机312。接收机312接收测试信号(代替rfin2信号)并按与rx模式类似的方式将测试信号下变频。在接收机312内，测试信号穿过lna322并分别被混频器342a和342b用ilo2和qlo2信号下变频。测试信号的振幅可通过以下操作来调整：改变晶体管的偏置电压、改变晶体管尺寸和/或混频器的驱动强度、调谐lc储能电路等。来自混频器342a和342b的i和q经下变频信号被低通滤波器352a和352b滤波以获得i和q输入基带信号。

图8b示出了接收机310和310在用于第四测试配置的测试/校准模式中的操作，其中接收机310被用来生成用于接收机312的am测试信号。在此配置中，在接收机310内，混频器340a被重配置为放大器，lna320和接口电路324被重配置为可编程衰减器，并且混频器340b和低通滤波器350a及350b被禁用。在接收机312内，lna322被重配置为可编程衰减器和am调制器，并且混频器342a和342b以及低通滤波器352a和352b被启用。

接收机310和312内的电路可被施加恰适的电压和信号，如以上在图8a中所述。然而，代替在lna322内的共源共栅晶体管525的栅极处施加vb4偏置电压，调制信号可由图3中的测试生成器372生成并且可被施加到晶体管525的栅极。也可在接收机310或接收机312内的其他节点处施加调制信号。例如，可在lna322内的主晶体管523的栅极处、在lna320内的共源共栅晶体管524的栅极处、在接口电路324内的共源共栅晶体管534的栅极处等等施加调制信号。

在第四测试配置中，用于接收机310的lo生成器360生成期望测试频率处的lo信号(图8b中未示出)。lo信号被混频器340a(其被重配置为放大器)放大、穿过lna320和接口电路524(其被重配置为可编程衰减器)、并作为测试信号提供给接收机312。在接收机312内，测试信号被提供给lna322(其被重配置为am调制器)并被调制信号调制以获得am测试信号。am测试信号分别被混频器342a和342b用ilo2和qlo2信号下变频，被低通滤波器352a和352b滤波以获得i和q输入基带信号。

在图7a到8b中所示的示例性设计中，可调整量的衰减(以及由此的可变振幅测试信号)可通过以下操作获得：改变一个或多个晶体管的一个或多个偏置电压、或改变一个或多个晶体管的偏置电流、或调整一个或多个储能电路的一个或多个可变电容器、或其组合。在示例性设计中，在图7a中，可调整量的衰减可通过改变分别用于晶体管524、534、523和525的vb1、vb2、vb3和vb4偏置电压中的一者或多者来获得。在另一示例性设计中，可调整量的衰减可通过改变混频器340a或342a中的晶体管542到548的偏置电流和/或晶体管尺寸来获得。在又一示例性设计中，可调整量的衰减可通过调整可变电容器528、529和/或538来获得。可调整量的衰减还可基于其他控制机制以其他方式来获得。可调整量的衰减可基于以上所述的示例性设计的任何一个或任何组合和/或基于其他控制机制来获得。

图7a到8b示出了可被图3和5中的接收机310和312支持的一些示例性测试配置。还可支持其他测试配置。

图9示出将图5中的混频器340a重配置为放大器的示例性设计。如图9的左侧所示，混频器340a可通过以下操作来被配置成混频器：截止晶体管540a和541a、向晶体管542a和548a的栅极施加ilo1p信号、并向晶体管544a和546a的栅极施加ilo1n信号。如图9的中间所示，混频器340a可通过以下操作来被重配置成放大器：导通晶体管540a和541a、截止晶体管544a和546a、并向晶体管542a和548a的栅极施加ilo1p信号。还可向晶体管542a和548a施加ilo1n、qlo1p或qlo1n信号。

图9的右侧示出被重配置为放大器940的混频器340a的等效电路。晶体管540a充当开关，其将vdd电源耦合至晶体管542a的漏极。晶体管541a也充当开关，其将晶体管548a的源极耦合至电路接地。在示例性设计中，晶体管542a的栅极可被施加固定的偏置电压(vbias)，并且晶体管548a的栅极可被施加可变的偏置电压。一般而言，每个晶体管的栅极可被施加固定或可变的偏置电压。晶体管542a和548a的栅极也可被施加ilo1p信号。可通过晶体管542a的源极和晶体管548a的漏极向变压器526的次级线圈提供差分输出信号。

如图9中所示，可通过向变压器526的次级线圈上方的晶体管542a和该次级线圈下方的晶体管548a施加相同的ilo1p信号来将无源混频器重配置为放大器。该放大器可提供大于一或小于一的增益。没有额外的晶体管添加到lo信号路径中，这可减小性能降级。放大器的dc偏置可通过改变施加到晶体管542a的偏置电压和/或施加到晶体管548a的偏置电压来调整。

图10示出了将图5中的lna320和接口电路324重配置为可编程衰减器的示例性设计。如图10的左侧所示，lna320可通过以下操作来被配置成lna：截止接口电路324内的共源共栅晶体管534、向增益晶体管522的栅极施加rfin1信号、并向共源共栅晶体管524的栅极施加vb1偏置电压。rfin1信号可被增益晶体管522放大并被共源共栅晶体管524缓冲以获得经放大rf信号，经放大rf信号可被提供给变压器526。

如图10的右侧所示，lna320和接口电路324可通过以下操作来被重配置成双向可编程衰减器1020：截止lna320内的共源共栅晶体管522、并向共源共栅晶体管524和534的栅极施加恰适的偏置电压。在此情形中，共源共栅晶体管524和534作为开关操作，其具有取决于其栅极电压的导通电阻。从dc的角度来看，晶体管524和534的源极耦合在一起，并且晶体管524和534的漏极耦合至vdd电源。因此，施加到晶体管524和534的栅极的偏置电压应当高于vdd以确保晶体管524和534被导通。在示例性设计中，vb1和/或vb2偏置电压可以是可调整/可编程的以便于获得通过晶体管524和534的可变衰减。在示例性设计中，vdd可以是1.2伏(v)，并且vb1和vb2偏置电压可在1.5v到1.8v的范围内，并且可按50毫伏(mv)的步长可调整。还可使用其他vdd电压、电压范围和/或步长大小。

图11示出了将图5中的lna322重配置为双向可编程衰减器的两个示例性设计。如图11的左侧所示，lna322可通过以下操作来被配置成lna：向主晶体管523的源极施加rfin2信号、向主晶体管523的栅极施加vb3偏置电压、并向共源共栅晶体管525的栅极施加vb4偏置电压。rfin2信号可被主晶体管523放大并被共源共栅晶体管525缓冲以获得经放大rf信号，经放大rf信号可被提供给变压器527。

图11的中间示出了将lna322重配置为可编程衰减器1122的一个示例性设计。在此示例性设计中，主晶体管523的栅极被施加vb3偏置电压，并且共源共栅晶体管525的栅极被施加vdd电源。从dc的角度来看，主晶体管523的源极经由变压器536的次级线圈耦合至电路接地，并且共源共栅晶体管525的漏极经由变压器527的次级线圈耦合至vdd电源。因此，施加到晶体管523和525的栅极的偏置电压应当高于0v以便于导通晶体管523和525。在此情形中，晶体管523和525作为开关操作，其具有取决于晶体管523的vb3偏置电压的导通电阻。在示例性设计中，vb3偏置电压可以是可调整/可编程的以便于获得通过晶体管523和525的可变衰减。

图11的右侧示出了将lna322重配置为可编程衰减器1124的另一示例性设计。在此示例性设计中，主晶体管523的栅极被施加vdd电压，并且共源共栅晶体管525的栅极被施加vb4偏置电压。晶体管523和525作为开关操作，其具有取决于晶体管525的vb4偏置电压的导通电阻。在示例性设计中，vb4偏置电压可以是可调整/可编程的以便于获得通过晶体管523和525的可变衰减。

在另一示例性设计中，主晶体管523的栅极被施加vb3偏置电压，并且共源共栅晶体管525的栅极被施加vb4偏置电压(图11中未示出)。vb3和/或vb4偏置电压可以是可调整/可编程的以便于获得通过晶体管523和525的可变衰减。

在又一示例性设计中，主晶体管523的栅极被施加vdd电压，并且共源共栅晶体管525的栅极也被施加vdd电压(图11中未示出)。晶体管523和525可提供固定量的衰减。

图12示出了将图5中的lna320和接口电路324重配置为可编程衰减器和am调制器的示例性设计。这可通过在共源共栅晶体管524的栅极和/或共源共栅晶体管534的栅极处施加调制信号来达成。在图12所示的示例性设计中，开关1212可耦合在共源共栅晶体管524的栅极与电路接地之间，并且开关1214可耦合在共源共栅晶体管524的栅极与vb1偏置电压之间。该调制信号可包括方波、矩形波等。调制信号可控制开关1212和1214，其随后可对穿过共源共栅晶体管524和534的测试信号进行振幅调制。类似地，开关1222可耦合在共源共栅晶体管534的栅极与电路接地之间，并且开关1224可耦合在共源共栅晶体管534的栅极与vb2偏置电压之间。调制信号可控制开关1222和1224，其随后可对测试信号进行振幅调制。开关1212和1214可使用在vb1电压与电路接地之间操作的反相器来实现，并且在其输入处被施加调制信号。开关1222和1224可使用在vb2电压与电路接地之间操作的反相器来实现，并且在其输入处被施加调制信号。vb1和/或vb2偏置电压可被调整以获得期望量的衰减。

图12示出了其中一对开关(例如，开关1212和1214、或者开关1222和1224)被用来施加调制信号以用于振幅调制的示例性设计。还可经由单个开关(例如，仅经由开关1212或仅经由开关1214)而非一对开关来施加调制信号。

图13示出了将图5中的lna322重配置为可编程衰减器和am调制器的两个示例性设计。在图13的左侧示出的第一示例性设计中，可在主晶体管523的栅极处施加vb3偏置电压，并且可经由两个开关1312和1314向共源共栅晶体管525的栅极施加调制信号。开关1312可耦合在共源共栅晶体管525的栅极与电路接地之间。开关1314可耦合在共源共栅晶体管525的栅极与vdd电源(如图13中所示)或vb4偏置电压(图13中未示出)之间。调制信号可控制开关1312和1314，其随后可对穿过晶体管523和525的测试信号进行振幅调制。开关1312和1314可使用在vdd电源(或vb4偏置电压)与电路接地之间操作的反相器来实现，并且在其输入处被施加调制信号。

在图13的右侧示出的第二示例性设计中，可在共源共栅晶体管525的栅极处施加vb4偏置电压，并且可经由两个开关1322和1324在主晶体管523的栅极处施加调制信号。开关1322可耦合在主晶体管523的栅极与电路接地之间。开关1324可耦合在主晶体管523的栅极与vdd电源(如图13中所示)或vb3偏置电压(图13中未示出)之间。调制信号可控制开关1322和1324，其随后可对穿过晶体管523和525的测试信号进行振幅调制。开关1322和1324可使用在vdd电源(或vb3偏置电压)与电路接地之间操作的反相器来实现，并且在其输入处被施加调制信号。

一般而言，可经由从lo生成器到混频器的用于下变频的信号路径中的一个或多个晶体管来执行am调制。例如，am调制可经由接收机310中的共源共栅晶体管524和/或534、经由接收机312中的主晶体管523和/或共源共栅晶体管525等来执行。am调制可在生成测试信号的接收机中和/或接收测试信号的接收机中执行。

图14示出了lo生成器1400的示例性设计，其可被用于图3中的lo生成器360和362中的每一个。lo生成器1400包括频率合成器1460和分频器1470。频率合成器1460生成期望频率处的压控振荡器(vco)信号。分频器1470在频率上划分vco信号并提供包括ilo信号和qlo信号的lo信号。

在图14所示的示例性设计中，频率合成器1460包括pll1462、vco1464和缓冲器(buf)1466。vco1464接收来自pll1462的控制信号，并且生成由该控制信号所确定的频率处的振荡器信号。pll1462接收参考信号和来自vco1464的振荡器信号，将振荡器信号的相位与参考信号的相位相比较，以及生成针对vco1464的控制信号以使得振荡器信号的相位被锁定到参考信号的相位。缓冲器1466接收来自vco1464的振荡器信号并将vco信号提供给分频器1470。分频器1470在频率上将vco信号除以因子n，其中n可以等于2、3、4、5或某一其他值。分频器1470提供ilo和qlo信号。

本文所描述的无线设备中可被重配置成生成测试信号的接收机电路可提供各种优点。第一，用于一接收机的lo生成器(代替用于发射机的lo生成器)可被用来生成用于另一接收机的测试信号。用于该接收机的lo生成器应当能够生成用于感兴趣的频率范围且具有期望频率分辨率和准确度的测试信号。将不需要用于发射机的lo生成器与接收机之间的连接，这可保持发射到接收隔离。第二，由于用于一接收机的lo生成器被重用以生成用于另一接收机的测试信号，因此不需要分开的专用宽带lo生成器来生成用于校准的测试信号。这可避免用于专用宽带lo生成器的较高成本和较多布线。第三，可通过简单地重配置现有电路(例如，lna和混频器)来生成测试信号。这可导致小的附加硬件开销或没有附加硬件开销。第四，现有电路的重配置在或偏置节点、或基带节点处进行。因此，可最低限度地影响接收机在rx模式中的性能。可存在本文所描述的电路和技术所提供的其他优点。

在一示例性设计中，一种装置(例如，无线设备、ic、电路模块等)可包括混频器和放大器。混频器(例如，图5到9中的混频器340a)可由第一多个晶体管(例如，图9中的晶体管542a和548a)和第二多个晶体管(例如，图9中的晶体管544a和546a)来形成。混频器在第一模式(例如，rx模式)中可基于lo信号来将输入rf信号下变频。放大器(例如，图9中的放大器940)可由第一多个晶体管和第三多个晶体管(例如，图9中的晶体管540a和541a)来形成。放大器在第二模式(例如，测试/校准模式)中可放大lo信号并提供经放大lo信号。在第二模式中,混频器可用于第一接收机并且可将经放大lo信号作为第二输入rf信号提供给第二接收机中的第二混频器，例如，如图8a和8b中所示。

第一多个晶体管可包括第一和第二晶体管，第二多个晶体管可包括第三和第四晶体管，并且第三多个晶体管可包括第五和第六晶体管。lo信号可以是差分lo信号并且可包括非反相lo(lop)信号和反相lo(lon)信号。在第一模式中，第一和第三晶体管(例如，图9中的晶体管542a和544a)可使其源极耦合在一起并使其栅极接收lop和lon信号。在第一模式中，第二和第四晶体管(例如，图9中的晶体管546a和548a)可使其源极耦合在一起并使其栅极接收lon和lop信号。第五晶体管(例如，图9中的晶体管540a)可耦合在第一晶体管与电源电压之间。第六晶体管(例如，图9中的晶体管541a)可耦合在第四晶体管与电路接地之间。

第一和第二晶体管可在第一和第二模式中启用，例如，通过在其栅极施加恰适的偏置电压。第三和第四晶体管可在第一模式中启用并在第二模式中禁用(例如，通过在其栅极施加低电压)。第五和第六晶体管可在第一模式中禁用并在第二模式中启用。在示例性设计中，第一和第二晶体管之一(例如，第一晶体管)可接收固定的偏置电压，并且第一和第二晶体管中的另一个(例如，第二晶体管)可接收可变偏置电压，例如，如图9中所示。这可实现对放大器的dc偏置的调整。

该装置可进一步包括接变压器(例如，图5和9中的变压器526)，该变压器包括初级线圈和次级线圈。次级线圈可具有耦合至第一和第三晶体管的源极的第一端子以及耦合至第二和第四晶体管的源极的第二端子。次级线圈在第一模式中可将输入rf信号提供给混频器，并在第二模式中可提供来自放大器的经放大lo信号。

图15示出了用于执行下变频和测试信号生成的过程1500的示例性设计。在第一模式中可用混频器基于lo信号将输入rf信号下变频以获得经下变频信号，该混频器由第一多个晶体管和第二多个晶体管形成(框1512)。在第二模式中可用放大器来放大lo信号以获得经放大lo信号，该放大器由第一多个晶体管和第三多个晶体管形成(框1514)。可向该放大器的至少一个晶体管施加至少一个可变偏置电压以调整该放大器的dc偏置。

在另一示例性设计中，一种装置(例如，无线设备、ic、电路模块等)可包括放大器和衰减器。放大器(例如，图5和10中的lna320或者图5和11中的lna322)可由第一多个晶体管(例如，图10中的晶体管522和524或者图11中的晶体管523和525)形成，并且可在第一模式(例如，rx模式)中接收和放大输入rf信号。衰减器(例如，图10中的衰减器1020、图11中的衰减器1122、或图11中的衰减器1124)可由第二多个晶体管形成，并且可在第二模式(例如，测试/校准模式)中接收和传递lo信号。第二多个晶体管可包括第一多个晶体管中的至少一个晶体管以及至少一个附加晶体管(例如，图10和11中的晶体管534)。

在示例性设计中，放大器的第一多个晶体管可包括增益晶体管和共源共栅晶体管，它们可耦合为共源放大器。增益放大器(例如，图10和12中的增益晶体管522)可在第一模式中放大输入rf信号。共源共栅晶体管(例如，图10和12中的共源共栅晶体管524)可耦合至增益晶体管，并且可在第一模式中传递输入rf信号且在第二模式中传递lo信号。

衰减器可包括接口电路(例如，图10和11中的接口电路324)。衰减器的至少一个附加晶体管可包括第二共源共栅晶体管(例如，图10和11中的共源共栅晶体管534)，第二共源共栅晶体管耦合至增益晶体管并且可配置成在第二模式中传递lo信号。第二共源共栅晶体管可以是接口电路的一部分。在示例性设计中，放大器中的共源共栅晶体管和/或接口电路中的第二共源共栅晶体管可在第二模式中被施加至少一个可变偏置电压以提供对lo信号的可变量的衰减，例如，如图10中所示。在示例性设计中，该共源共栅晶体管和/或第二共源共栅晶体管可在第二模式中被施加调制信号以对lo信号进行振幅调制，例如，如图12中所示。例如，仅该共源共栅晶体管可接收调制信号，或者仅第二共源共栅晶体管可接收调制信号。

在另一示例性设计中，放大器的第一多个晶体管可包括主晶体管和共源共栅晶体管，它们可耦合为共栅放大器。主晶体管(例如，图11和13中的主晶体管523)可在第一模式中接收输入rf信号并且可在第二模式中传递lo信号。共源共栅晶体管(例如，图11和13中的共源共栅晶体管525)可耦合至主晶体管，并且可在第一模式中传递输入rf信号且在第二模式中传递lo信号。在第一模式中，主晶体管可接收第一偏置电压并且共源共栅晶体管可接收第二偏置电压，如图11中所示。在一个设计中，在第二模式中，主晶体管和共源共栅晶体管之一可接收电源电压，并且主晶体管和共源共栅晶体管中的另一个可接收偏置电压。例如，在第二模式中，主晶体管可接收偏置电压并且共源共栅晶体管可接收电源电压，如图11的中间所示。替换地，在第二模式中，主晶体管可接收电源电压并且共源共栅晶体管可接收偏置电压，如图11的右侧所示。在示例性设计中，主晶体管和/或共源共栅晶体管可在第二模式中接收调制信号以对lo信号进行振幅调制，例如，如图13中所示。

在示例性设计中，储能电路可耦合至放大器的共源共栅晶体管。储能电路可包括线圈(例如，电感器或变压器/平衡－不平衡转换器)和可变电容器。变压器(例如，图5中的变压器526或527)可包括与可变电容器并联耦合的初级线圈。可变电容器(例如，图5中的可变电容器528或529)可耦合在电源电压与共源共栅晶体管之间。可变电容器可被调整以改变储能电路的频率和/或调整放大器在被重配置为衰减器时所提供的衰减量。

图16示出了用于执行信号放大和测试信号生成的过程1600的示例性设计。在第一模式中可用放大器来放大输入rf信号，该放大器由第一多个晶体管形成(框1612)。在第二模式中可用衰减器来衰减lo信号，该衰减器由第二多个晶体管形成(框1614)。第二多个晶体管可包括第一多个晶体管中的至少一个晶体管以及至少一个附加晶体管。在示例性设计中，在第二模式中可向衰减器的第二多个晶体管中的至少一个晶体管施加至少一个可变偏置电压以获得对lo信号的可变量的衰减。在另一示例性设计中，在第二模式中可向衰减器的第二多个晶体管中的至少一个晶体管施加调制信号以对lo信号进行振幅调制。

可被重配置成生成测试信号的接收机电路(例如，lna、混频器、滤波器、lo生成器等)可实现在ic、模拟ic、rfic、混合信号ic、asic、印刷电路板(pcb)、电子设备等上。这些电路也可以用各种ic工艺技术来制造，诸如互补金属氧化物半导体(cmos)、n沟道mos(nmos)、p沟道mos(pmos)、双极型结型晶体管(bjt)、双极型cmos(bicmos)、硅锗(sige)、砷化镓(gaas)、异质结双极型晶体管(hbt)、高电子迁移率晶体管(hemt)、绝缘上覆硅(soi)等。

实现本文所描述的电路的装置可以是自立设备或者可以是较大设备的一部分。设备可以是(i)自立的ic，(ii)具有一个或多个ic的集合，其可包括用于存储数据和/或指令的存储器ic，(iii)rfic，诸如rf接收机(rfr)或rf发射机/接收机(rtr)，(iv)asic，诸如移动站调制解调器(msm)，(v)可嵌入在其他设备内的模块，(vi)接收机、蜂窝电话、无线设备、手持机、或者移动单元，(vii)其他等等。

在一个或多个示例性设计中，所描述的功能可以在硬件、软件、固件、或其任何组合中实现。如果在软件中实现，则各功能可以作为一条或多条指令或代码存储在计算机可读介质上或藉其进行传送。计算机可读介质包括计算机存储介质和通信介质两者，包括促成计算机程序从一地向另一地转移的任何介质。存储介质可以是能被计算机访问的任何可用介质。作为示例而非限定，这样的计算机可读介质可包括ram、rom、eeprom、cd-rom或其它光盘存储、磁盘存储或其它磁存储设备、或能被用来携带或存储指令或数据结构形式的期望程序代码且能被计算机访问的任何其它介质。任何连接也被正当地称为计算机可读介质。例如，如果软件是使用同轴电缆、光纤电缆、双绞线、数字订户线(dsl)、或诸如红外、无线电、以及微波之类的无线技术从web网站、服务器、或其它远程源传送而来，则该同轴电缆、光纤电缆、双绞线、dsl、或诸如红外、无线电、以及微波之类的无线技术就被包括在介质的定义之中。如本文中所使用的盘(disk)和碟(disc)包括压缩碟(cd)、激光碟、光碟、数字多用碟(dvd)、软盘和蓝光碟，其中盘(disk)往往以磁的方式再现数据，而碟(disc)用激光以光学方式再现数据。上述的组合应当也被包括在计算机可读介质的范围内。

提供对本公开的先前描述是为使得本领域任何技术人员皆能够制作或使用本公开。对本公开的各种修改对于本领域技术人员将是显而易见的，并且本文中定义的普适原理可被应用于其他变形而不会脱离本公开的范围。由此，本公开并非旨在被限定于本文中所描述的示例和设计，而是应被授予与本文中所公开的原理和新颖性特征相一致的最广范围。