本发明大体上涉及高速串行接口，且明确地但非排它地说，涉及符合mipic-phy标准的高速串行接口。
背景技术：
图像传感器已变得随处可见。它们广泛用于数字静态照相机、蜂窝式电话、安全性相机，以及医学、汽车和其它应用。用来制造图像传感器的技术已经以大步调持续发展。举例来说，对较高分辨率和较低功耗的需求已促进了这些裝置的进一步小型化和集成。
将这些裝置继承到移动装置中，连同数据带宽要求的增加已导致不同数据传送协议的开发。不同数据传送协议可定义较高传送速率。然而，较高传送速率可使对图像传感器的改变成为必需，至少在接收器和发射器电路方面。举例来说，可用三个一组的数据信号来代替差分信号，所述数据信号可用于在三个一组的导线上传送由各种信号形成的经编码符号。为了实施此类新协议，如所提到，图像传感器可需要考虑编码和额外总线导线。
技术实现要素：
本发明的一方面涉及一种设备，其包括：时钟恢复电路，所述时钟恢复电路经耦合以接收多个数据信号，且作为响应提供经恢复的时钟信号，其中所述多个数据信号中的每一者包含数据和嵌入时钟信号，其中所述多个数据信号是基于经编码符号，且其中所述时钟恢复电路经耦合以响应于所述多个数据信号中的第一者而产生经恢复的时钟信号，其中所述多个数据信号中的每一者是循序接收到的；且响应于所述多个数据信号中的第一者而提供所述经恢复的时钟信号的至少一个时钟脉冲；以及数据恢复电路，其经耦合以接收所述多个数据信号和所述经恢复的时钟信号，且响应于所述经恢复的时钟信号而提供多个经恢复的数据信号，其中所述数据恢复电路经耦合以使所述多个数据信号中的每一者延迟；且响应于所述至少一个时钟脉冲而捕获所述经延迟的多个数据信号中的每一者。
在本发明的另一方面，一种设备包括多个脉冲产生器电路，所述多个脉冲产生器电路中的每一者经耦合以接收多个数据信号中的相应一者，且作为响应提供多个脉冲信号，其中所述多个数据信号来自经编码符号，且其中所述多个数据信号中的每一者在不同时间到达；时钟产生器电路，其经耦合以接收所述多个脉冲信号，且响应于接收到的所述脉冲信号的至少一第一者而提供时钟脉冲，其中所述时钟产生器响应于复位信号而复位；延迟器，其经耦合以接收所述时钟脉冲，使所述时钟脉冲延迟第一延迟量，且将经延迟的时钟脉冲提供给所述时钟产生器作为复位信号；多个延迟电路，所述多个延迟电路中的每一者经耦合以接收所述多个数据信号中的相应一者，且作为响应提供经延迟的数据信号；以及多个锁存电路，所述多个锁存电路中的每一者经耦合以接收所述经延迟的数据信号中的相应一者，响应于所述时钟脉冲而锁存所述多个数据信号中的相应一者，且提供所述多个数据信号中的相应一者作为相应的经恢复数据信号。
在本发明的又一方面中，一种系统包括控制器，其经耦合以从图像传感器接收一或多个经编码符号，所述控制器包含：时钟恢复电路，其经耦合以接收多个数据信号，且作为响应提供经恢复的时钟信号，其中所述多个数据信号中的每一者包含数据和嵌入时钟信号，其中所述多个数据信号是基于所述一或多个经编码符号中的至少一者，其中所述时钟恢复电路经耦合以响应于多个数据信号中的第一者而产生经恢复的时钟信号，其中所述多个数据信号中的每一者是循序接收到的；且响应于所述多个数据信号中的第一者而提供经恢复的时钟信号的至少一个时钟脉冲；以及数据恢复电路，其经耦合以接收所述多个数据信号和所述经恢复的时钟信号，且响应于所述经恢复的时钟信号而提供多个经恢复的数据信号，其中所述数据恢复电路经耦合以使所述多个数据信号中的每一者延迟；且响应于所述至少一个时钟脉冲而捕获经延迟的多个数据信号中的每一者。
附图说明
参考以下图式描述本发明的非限制性且非穷尽性的实例，其中除非另外指定，否则遍布各图的相同的参考标号指代相同的部分。
图1是根据本发明的实施例的实例系统。
图2是根据本发明的实施例的时钟数据恢复电路的实例框图。
图3是根据本发明的实施例的实例时序图。
图4是根据本发明的实施例的时钟产生器电路的实例。
图5是根据本发明的实施例的时钟产生器电路的实例。
图6是根据本发明的实施例的实例脉冲产生电路。
图7是根据本发明的实施例的时钟数据恢复电路的实例框图。
对应参考标号在图式的若干视图中始终指示对应组件。熟练的技术人员将了解，图中的元件仅为简单和清晰起见而进行说明，但不一定按比例绘制。举例来说，图中的一些元件的尺寸可能相对于其它元件夸示以有助于改进对本发明的各种实施例的理解。并且，通常未描绘在商业可行的实施例中有用或必需的常见但众所周知的元件，以便促进本发明的这些各种实施例的遮挡较少的视图。
具体实施方式
本文中描述一种用于具有时钟数据恢复电路的高速串行接口的装置和方法的实例。在以下描述中，陈述众多具体细节以提供对具体实例的透彻描述。然而，相关领域的技术人员将认识到；可在没有所述具体细节中的一者或一者以上的情况下和使用其它方法、组件、材料等实践本文所述的技术。在其它情况下，未图示或详细描述众所周知的结构、材料或操作以免使某些方面混淆。
在本说明书通篇中参考“一个实例”或“一个实施例”指的是结合实例描述的特定特征、结构或特性包含于本发明的至少一个实例中。因此，贯穿本说明书在不同位置中出现短语“在一个实例中”或“在一个实施例中”未必都是指同一个实例。此外，在一或多个实例中，特定特征、结构或特性可以任何合适方式组合。
在整个本说明书中，使用若干技术术语。这些术语将采用其在它们所出现的领域中的普通含义，除非本文明确定义，或其使用情境将明显另外表明。应注意，元件名称和符号在本文中可互换使用(例如si对硅)；然而，两者具有相同含义。
图1是根据本发明的实施例的实例系统100。实例系统可包含便携式电话、数字相机、便携式计算机等。一般来说，实例计算系统可包含控制器，例如芯片上系统(soc)、处理核心等，其经由通信总线与外围装置通信。实例外围装置可为图像传感器。举例来说，控制器可控制系统100的总体操作。在一些实施例中，系统100可符合移动行业处理接口(mipi)c-phy标准，其定义例如如何经由总线传送数据、位。另外，mipic-phy标准将发送数据的使用概述为经编码符号，其传送比差分信号协议(例如d-phy)多至少2倍的数据。
系统100的所说明的实施例包含控制器102，其通孔总线106耦合到图像传感器104。控制器102和图像传感器104可经由总线106彼此通信。虽然仅示出系统100包含控制器102和所述图像传感器104，但系统100可另外包含各种其它外围组件，例如固态存储驱动器、监视器和传感器，仅列举一些，其可全部耦合到总线106。
控制器102可为系统100的中央处理单元和主控制器。一般来说，控制器102可在操作期间控制图像传感器104的一些方面。举例来说，控制器102可在系统100的操作期间的各种时间，向图像传感器104提供控制命令且从所述图像传感器104接收数据。控制器102可例如为soc、一或多个中央处理单元、一或多个微控制器等。一般来说，控制器102可例如经由总线106从图像传感器104接收包含信息的数据信号。可将可包含图像数据的信息提供到控制器102，以供用户存储、显示和/或操纵。在一些实施例中，数据信号可采取符合mipic-phy协议的一序列符号的形式。
c-phy协议可涵盖使用三线式总线而不是例如双线式总线的数据编码。每一符号可具有经编码且在单个三个一组导线(其还可被称作信道)中一起运送的数据和时钟信号两者。在每一符号边界，例如所述符号的前沿，可存在至少一个转变，例如，高到低或低到高。每个符号可被称为单位间隔。边界转变可减轻数据和/或时钟恢复。所述符号的编码可允许至多2.28个位编码到每一符号上，其可在七个符号中提供16个位。如所提到，嵌入的时钟信号可从每一符号的前沿恢复，且嵌入的时钟信号接着可用以捕获经编码数据。每一符号的前沿可在所述信道的三个导线中的任一者上提供。为了保障在数据稳定时捕获所述数据，在嵌入的时钟脉冲用以捕获数据信号之前，可使每一导线上的数据信号延迟。由此，在一些实施例中，总线106可包含三个导线来在控制器102与图像传感器104之间运载符合c-phy的符号。
控制器102的所说明的实施例包含时钟数据恢复(cdr)电路108。举例来说，cdr108可耦合到总线106，以接收形成经编码符号的三个数据信号。在一些实施例中，cdr108可经由一或多个接收器电路(未图示)耦合到总线106，其可将总线106的三个导线上或之间的电压信号转换为二进制信号，例如“1”和“0”。cdr108可从所述数据信号中的至少一者恢复时钟信号，并使用所述经恢复的时钟信号来捕获(例如，锁存)所述三个数据信号中的数据。接着可将经恢复的时钟信号和数据提供到控制器102的其它电路和功能块。
图像传感器104的所说明的实施例可包含发射器110，其经耦合以向控制器102发射一或多个经编码符号。发射器110可包含耦合到总线106的一或多个驱动电路，其中例如，不同/单独驱动器电路经耦合来提供所述三个数据信号中的一者。图像传感器104可响应于接收到的命令或内部提示，来向控制器102提供图像数据和/或操作信息。
图2是根据本发明的实施例的时钟数据恢复电路208的实例框图。cdr208可为cdr108和/或208的实例。一般来说，cdr208可例如基于mipic-phy标准来恢复嵌入的时钟信号和三个数据信号，其编码成由图像传感器形成的符号。经恢复的时钟数据可由cdr208用来捕获数据信号。经恢复的数据和时钟信号可由cdr208提供作为输出。
cdr208的所说明的实施例包含两个部分—时钟恢复电路242和数据恢复电路244。举例来说，三个数据信号dab、dbc和dca可由cdr208从一或多个接收器接收。三个数据信号中的每一者可以二进制格式提供数据，且三个数据信号的组合可提供嵌入的时钟信号。嵌入的时钟信号可基于针对每一符号首先接收所述三个数据信号中的哪一者。由此，每一符号中首先接收的数据信号可不同。举例来说，在其它两个数据符号中的任一者转变为高之前，数据信号dab可在第一符号中转变为高。在后续符号中，在其它两个转变中的任一者为低之前，数据信号dca可转变为低。因此，在一些实施例中，所述三个数据信号的第一数据信号转变为高或低可提供时序。
时钟恢复电路242可恢复嵌入于数据信号dab、dbc和dca中的至少一者中的嵌入时钟信号，且接着将经恢复的时钟信号rcv_clk提供到数据恢复电路244。作为响应，数据恢复电路可捕获包含于三个数据信号中的数据，并提供与经恢复的数据信号rcv_dxx相同的信号。举例来说，可将经恢复的时钟信号和经恢复的数据信号提供到后续电路。
时钟恢复电路242的所说明的实施例包含多个脉冲产生电路218、时钟产生器电路220和延迟电路222。所述多个脉冲产生电路218可包含三个脉冲产生电路218a、218b和218c，且脉冲产生电路218中的每一者可经耦合以接收相应的数据信号dxx，其中dxx可为dab、dbc或dca中的一者。举例来说，脉冲产生电路218a可经耦合以接收数据信号dab，脉冲产生电路218b可经耦合以接收数据信号dbc，且脉冲产生电路218c可经耦合以接收数据信号dca。脉冲产生电路218中的每一者可响应于所述接收到的数据信号的上升沿和/或下降沿而提供相应的脉冲信号tr_xx。举例来说，脉冲产生电路218a可在数据信号dab的上升沿和下降沿上提供脉冲信号tr_ab，脉冲产生电路218b可提供脉冲信号tr_bc，且脉冲产生电路218c可提供脉冲信号tr_ca。
时钟产生器电路220可经耦合以从所述多个脉冲产生电路218接收脉冲信号tr_ab、tr_bc和tr_ca，且作为响应提供经恢复的时钟信号rcv_clk。在一些实施例中，经恢复的时钟信号可为用于每个接收到的符号的单个脉冲。在一些实施例中，时钟产生器电路220可基于符号的首先接收到的脉冲信号，产生经恢复的时钟信号。所述符号的其它两个脉冲信号可不产生经恢复的时钟信号脉冲。一旦已恢复所述符号，时钟产生器电路220就可响应于复位信号而复位。在复位之后，时钟产生器电路220可准备好从后续符号产生后续时钟信号脉冲。
延迟器222可经耦合以所述时钟产生器电路220接收经恢复的时钟信号rcv_clk，并作为响应提供经恢复时钟信号的延迟版本。经恢复时钟信号的延迟版本可为复位信号。延迟器222可使经恢复时钟信号脉冲延迟一延迟量tr。延迟tr的长度可合意地长得足以防止从时钟恢复电路242接收到的符号的第二或第三数据信号产生时钟脉冲，但同时足够短，使得时钟产生器电路220在接收到后续符号的数据信号之前复位。设定延迟tr由此可确保每符号仅产生经恢复时钟信号的一个时钟脉冲。因此，数据信号中的数据也只能恢复一次，且不捕获或恢复冗余数据。
延迟器222可为此项技术中已知任何可调谐的延迟电路。举例来说，延迟器222可为延迟锁定回路(dll)，一系列反相器或缓冲器等。
数据恢复电路244的所说明的实施例包含多个延迟器224以及相应的多个锁存器226。所述多个延迟器224可包含每数据信号至少一个延迟器。举例来说，延迟器224a可使数据信号dab延迟，且提供经延迟的数据信号dab_dly作为输出。其它两个数据信号dbc和dca可类似地延迟相应的延迟器224b、224c，且相应地提供作为经延迟的数据信号。所述多个延迟器224中的每一者的延迟量td可使数据信号合意地延迟，以满足多个锁存器226的保持时间和设置时间两者。另外，所述多个延迟器224中的每一者的延迟td可设定成确保经恢复时钟信号脉冲在数据信号的稳定区中出现。
所述多个锁存器226可接收数据信号的经延迟版本，基于经恢复的时钟信号来锁存所述经延迟版本，且提供与经恢复数据信号相同的信号。举例来说，锁存器226a可经耦合以接收经延迟的数据信号dab_dly，且基于时钟恢复电路242所提供的经恢复时钟信号来锁存所述数据信号，且提供经恢复的数据信号rcv_dab。同样地，锁存器226b和226c可类似地耦合，以分别提供经恢复的数据信号rcv_dbc和rcv_dca。在一些实施例中，所述多个锁存器可为d触发器，其经耦合以在数据输入处接收经延迟的数据信号，且经耦合以在时钟输入处接收经恢复的时钟信号。可为基于用于所述多个锁存器226的锁存器类型来调整所述多个延迟器224的延迟td。
图3是根据本发明的实施例的实例时序图305。时序图305可用于说明cdr208的实例操作。时序图305包含并示出数据信号dab、dbc和dca(在顶部示出)；多个脉冲产生器电路218所产生的脉冲信号；经恢复的时钟信号rcv_clk；复位信号；多个延迟器224所提供的经延迟数据；以及经恢复的数据rcv_dat之间的关系。
举例来说，第一符号s0可由cdr208接收。第一符号可包含三个数据信号dab、dbc和dca。在三个数据信号中的每一者中发生的转变(高到低或低到高)可在每一到达符号中以循序次序接收，但特定次序可针对每一符号而不同。应注意，所述转变可标记单位间隔的边缘，且所述转变的时间长度可被称为数据信号的抖动时间。举例来说，数据信号dca可为要转变的第一数据信号，其在时间t0以从低到高的转变发生。在时间t0发生的dca的转变可经由脉冲产生电路218c产生脉冲信号tr_ca。时钟产生器电路220可接收脉冲tr_ca，且还在时间t0产生时钟脉冲rcv_clk。可将时钟脉冲rcv_clk提供到所述多个锁存器226且提供到延迟器222。
在时间t2，复位信号可转变为高，其可使时钟产生器电路220复位。复位信号可由延迟器222提供。时钟脉冲rcv_clk的时间长度可基于延迟器222的延迟tr。由此rcv_clk的脉冲宽度可为tr。归因于延迟器222的延迟，复位信号的宽度可同样地为tr。由此可能需要具有长度2*tr，以便不干扰后续符号的获取。
另外，在时间t1和t3，脉冲信号tr_ab和tr_bc可由所述多个脉冲产生电路218中的对应者产生。然而，这些脉冲可不致使时钟产生器电路220产生时钟脉冲。举例来说，当时钟产生器电路220当前正提供高输出，例如时钟信号rcv_clk时，脉冲信号tr_ab可由时钟产生器电路220接收。由此归因于tr_ab，无法产生时钟信号。另外，当复位信号被断言为高时，脉冲信号tr_bc可由时钟产生器电路220接收。因此，tr_bc可不致使时钟产生器电路220产生时钟脉冲。
然而，在时间t4，复位信号可转变为低，其可允许时钟产生器电路220在接收到后续脉冲信号后，即刻产生时钟脉冲rcv_clk。举例来说，在时间t5，脉冲信号tr_bc可致使时钟产生器电路220产生时钟脉冲rcv_clk。
对于所述数据，所述多个延迟器224使数据信号dab、dbc和dca延迟一延迟量td。如所提到，延迟td应基于接收多个锁存电路226的保持和设置时间。由此，归因于所述延迟，可基于时钟信号rcv_clk，在时间t0锁存所述数据信号。在一些实施例中，多个锁存器226可提供经恢复的数据信号rcv_dat，直到时间t5处的下一时钟脉冲为止。
图4是根据本发明的实施例的时钟产生器电路420的实例。时钟产生器电路420可为时钟产生器电路220的实例。时钟产生器电路420可基于接收到多个脉冲信号tr_ab、tr_bc和tr_ca来产生和提供时钟脉冲。在一些实施例中，时钟产生器电路420可响应于脉冲信号中的一者(例如第一脉冲信号)来提供经恢复的时钟信号rcv_clk。脉冲信号可由一或多个脉冲产生电路响应于形成经编码符号的数据信号而产生。举例来说，符合mipic-phy的符号可包含三个数据信号dab、dbc和dca，其可由所述多个脉冲产生电路218接收，并作为响应提供脉冲信号tr_ab、tr_bc和tr_ca。
时钟产生器电路420的所说明的实施例包含多个触发器428，例如触发器428a-c，以及“或”门440。所述多个触发器428，在一些实施例中，其可为d触发器，可经耦合以在其时钟输入上接收相应的脉冲信号tr_ab、tr_bc和tr_ca。所述多个触发器428的数据输入可耦合到高参考电压。当多个触发器428中的一者由传入脉冲信号触发时，所触发的触发器可作为响应提供高输出ck_xx，例如ck_ab、ck_bc和ck_ca。高输出可保持，直到多个触发器428接收到复位信号为止。多个触发器428的输出可耦合到“或”门440的输入。
举例来说，脉冲信号tr_bc可由触发器428b接收，其可致使输出ck_bc转变为高。输出ck_bc可耦合到“或”门440的输入，其可作为响应提供经恢复的时钟信号rcv_clk。在复位信号被多个触发器428接收到之前，信号ck_bc，且反过来，信号rcv_clk可保持高，归因于耦合到触发器428b的数据输入的高参考电压的不变性质。在接收到复位信号(其可为延迟器(例如延迟器222)所提供的经恢复时钟信号rcv_clk的延迟版本)后，触发器428b的输出可即刻转变为低。由此，经恢复的时钟信号rcv_clk可同样地转变为低。
当多个触发器428中的一者正提供高输出信号ck_xx时，其它触发器428中的任一者对脉冲信号的接收可不致使时钟产生器电路420输出额外时钟脉冲。归因于额外脉冲信号的额外时钟脉冲的缺乏可归因于“或”门440。因为“或”门440的输出可响应于单个高输入而转变为高，所以随后接收到的额外高输入可不改变或影响“或”门440的输出。由此，归因于接收到额外高信号，“或”门440的输出rcv_clk可不改变。另外，当断言复位信号时，多个触发器428中无一者可提供信号ck_xx。由此，归因于接收到的第一脉冲信号，时钟产生器电路420可仅提供时钟脉冲。
图5是根据本发明的实施例的时钟产生器电路520的实例。时钟产生器电路520可为时钟产生器电路220的实例。时钟产生器电路520可基于接收到多个脉冲信号tr_ab、tr_bc和tr_ca来产生和提供时钟脉冲。在一些实施例中，时钟产生器电路520可响应于脉冲信号中的一者(例如接收到的第一脉冲信号)来提供经恢复的时钟信号rcv_clk。脉冲信号可由一或多个脉冲产生电路响应于形成经编码符号的数据信号而产生。举例来说，符合mipic-phy的符号可包含三个数据信号dab、dbc和dca，其可由所述多个脉冲产生电路218接收，并作为响应提供脉冲信号tr_ab、tr_bc和tr_ca。
时钟产生器电路520的所说明的实施例包含多个反相器546；多个晶体管530、532和534。多个反相器546可包含三个反相器546a、546b和546c。所述多个反相器的输入可经耦合以接收相应数据信号，且所述多个反相器的输出可耦合到晶体管532中的相应一者的栅极。所述多个反相器546中的每一者可使脉冲信号tr_ab、tr_bc和tr_ca中的相应一者反相，并提供其反相版本作为输出。脉冲信号可由一或多个脉冲产生电路(例如脉冲产生电路218)提供。在一些实施例中，脉冲信号tr_ab、tr_bc和tr_ca可以反相形式提供，且在此类实施例中，可省略所述多个反相器546。
晶体管530，其可为p沟道mosfet，可耦合于高参考电压vdd与所述多个晶体管532中的每一者的源极之间。晶体管530的栅极可经耦合以接收复位信号，其可使时钟产生器电路520复位。
所述多个晶体管532，其可为p沟道mosfet，可耦合于晶体管530与节点g之间。多个晶体管532中的每一者可在其相应的源极端子处耦合到晶体管530，且在其相应的漏极端子处耦合到节点g。另外，所述多个晶体管532中的每一者的栅极可耦合到所述多个反相器546中的相应一者。举例来说，晶体管532a的栅极可耦合到反相器546a的输出。晶体管532b和532c的栅极可类似地耦合。
晶体管534，其可为n沟道mosfet，可在漏极处耦合到节点g，且在源极处耦合到接地。晶体管534的栅极可经耦合以接收复位信号。节点g上的电压可提供经恢复的时钟信号rcv_clk。
在操作中，时钟产生器电路520可接收一序列脉冲信号tr_ab、tr_bc和tr_ca。的所述序列脉冲信号中的第一脉冲信号可接通，例如启用所述多个晶体管532中的相应一者，其可致使高参考电压vdd耦合到节点g。vdd到节点g的耦合可导致高电压作为经恢复的时钟信号rcv_clk提供，其可保持高，直到复位信号启用晶体管534为止。当启用晶体管534时，节点g可耦合到接地。同时，停用pmos晶体管530。另外，虽然节点g耦合到接地，但所述多个晶体管532中的任一者的接通可不影响经恢复的时钟信号，因为晶体管530停用。
图6是根据本发明的实施例的实例脉冲产生电路618。脉冲产生电路618可为多个脉冲产生电路218中的一者的实例。脉冲产生电路618可经耦合以例如接收数据信号dab，且作为响应例如提供脉冲信号tr_ab。
脉冲产生电路618的所说明的实施例包含延迟器636和异或(“异或”)门638。“异或”门638可为双输入逻辑门，其中一个输入经耦合以接收数据信号dab，且另一输入经耦合以接收延迟器636的输出。延迟器636经耦合以接收相同数据信号dab，使所述数据信号延迟，并提供所述数据信号的延迟版本作为输出。“异或”门638的输出可为具有基于延迟器636的延迟tp的宽度的脉冲。因为脉冲信号tr_ab合意地仅在数据信号的下降和/或上升沿处产生，因此“异或”门638可仅在两个输入信号处于不同逻辑电平时提供脉冲信号。
图7是根据本发明的实施例的时钟数据恢复电路708的实例框图。cdr708可为cdr108和/或208的实例。cdr708可包含多个cdr电路，其经耦合以恢复和交错所接收的符号。举例来说，如果存在n个cdr电路，那么每一cdr电路可恢复每个第n符号的时钟和数据。另外，使用多个cdr电路可允许延迟tr的延迟较宽松，例如增加，使得对在每一符号之前复位cdr电路存在较少的约束。
cdr708的所说明的实施例包含多个脉冲产生电路718，以及多个延迟器724，其在cdr电路的多个其余部分(例如cdr0和cdr1)之间共享。因为所述多个脉冲产生电路718和所述多个延迟器724可不需要在符号之间复位，因此它们可在cdr电路中的每一者之间共享。
然而，每一cdr电路可包含时钟产生电路、延迟器和多个锁存器。举例来说，cdr0包含时钟产生器电路720(0)、延迟器722(0)和多个锁存器726(0)。cdr1包含类似组件。虽然仅示出两个cdr电路，但预期任何数目的cdr电路。
在一些实施例中，延迟器722的延迟可增加到单位间隔的一半(见图3)。由此，可不使cdr0复位，直到接收到后续符号为止。然而，由于cdr1可捕获后续符号，因此cdr0可不需要为可用，直到第三符号为止。举例来说且相对于图3，cdr0可捕获s0，cdr1可捕获s1，等等。因此，两个cdr电路可使经恢复的数据与经恢复的时钟信号交错。
对本发明的所说明的实例的以上描述(包含摘要中所描述的内容)无意为穷尽性的或将本发明限制到所揭示的精确形式。虽然本文中出于说明性目的描述了本发明的具体实例，但在本发明的范围内，各种修改是可能的，如相关领域的技术人员将认识到。
可鉴于以上详细描述对本发明作出这些修改。所附权利要求书中使用的术语不应解释为将本发明限于本说明书中揭示的具体实例。确切地说，本发明的范围应完全由所附权利要求书确定，应根据权利要求解释的已确立的原则来解释所附权利要求书。