一种多视频信号输入板卡、拼接控制器及显示设备的制作方法

本实用新型涉及屏幕拼接控制器技术领域，特别涉及一种多视频信号输入板卡、拼接控制器及显示设备。

背景技术：

现有拼接处理器如图1所示，包括输入板、输出板、以及矩阵底板，输入板功能为将不同标准的视频信号，通过一定转换输出至矩阵板，以适应切换需求。输入板包含的种类很多，针对不同标准的输入视频信号，都会有对应的输入板。比如，AV视频输入板、VGA视频输入板、SDI视频输入板，DVI视频输入板，HDMI视频输入板等。输入板卡的种类繁多，以及不同输入信号的市场需求不一致，使得不同输入板在量产后有不同的库存压力，造成生产成本增加与资源浪费。

因而现有技术还有待改进和提高。

技术实现要素：

鉴于上述现有技术的不足之处，本实用新型的目的在于提供一种多视频信号输入板卡、拼接控制器及显示设备，以解决目前输入板种类繁多、库存以及资源浪费的问题，可以兼容输入各种标准与分辨率的视频信号，能满足所有的应用需求，且灵活架构使其扩展性增强。

为了达到上述目的，本实用新型采取了以下技术方案：

一种多视频信号输入板卡，其包括输入核心板和若干个输入子板，不同标准的视频信号经对应的输入子板进行解码处理后转换为预设标准视频数据输出至输入核心板，由输入核心板对所述预设标准视频数据进行信号处理后输出串行视频数据。

所述的多视频信号输入板卡中，各个输入子板包括视频输入接口、解码器和视频输出接口；不同标准的视频信号经对应的视频接口输入至相应的解码器，由解码器将不同标准的视频信号转换为预设标准视频数据，通过视频输出接口将所述预设标准视频数据输出至输入核心板。

所述的多视频信号输入板卡中，所述输入核心板包括FPGA、存储器和串行接口，由FPGA采集所述预设标准视频数据，并对所述预设标准视频数据进行兼容转换处理后写入缓存至存储器；FPGA的输出端读取存储器中的预设标准视频数据，并对其进行编码处理后通过串行接口输出串行视频数据。

所述的多视频信号输入板卡中，所述输入子板与输入核心板通过I2C总线连接，所述输入核心板还包括MCU，由MCU识别各个输入子板的标识号后通过I2C总线输出相应的配置信息至各个输入子板。

所述的多视频信号输入板卡中，所述视频输出接口为TTL接口。

所述的多视频信号输入板卡中，所述存储器为DDR3-SDRAM。

所述的多视频信号输入板卡中，所述MCU的型号为STM32。

一种拼接控制器，包括矩阵底板和输出板卡，其还包括如上所述的多视频信号输入板卡，所述多视频信号输入板卡、矩阵底板和输出板卡依次电连接。

一种显示设备，其包括如上所述的拼接控制器。

所述的显示设备中，所述显示设备包括安防监控显示设备和/或娱乐视听显示设备。

相较于现有技术，本实用新型提供的多视频信号输入板卡、拼接控制器及显示设备中，所述多视频信号输入板卡包括输入核心板和若干个输入子板，不同标准的视频信号经对应的输入子板进行解码处理后转换为预设标准视频数据输出至输入核心板，由输入核心板对所述预设标准视频数据进行信号处理后输出串行视频数据，可解决目前输入板种类繁多、库存以及资源浪费的问题，能兼容输入各种标准与分辨率的视频信号，能满足所有的应用需求，且灵活架构使其扩展性增强。

附图说明

图1为现有技术中拼接控制器的接口框图；

图2为本实用新型提供的多视频信号输入板卡的硬件结构示意图；

图3为本实用新型提供的应用实施例中输入子板的视频输入接口的电路图；

图4为本实用新型提供的应用实施例中输入子板的解码器的电路图；

图5为本实用新型提供的多视频信号输入板卡应用实施例中FPGA信号处理流程图；

图6为本实用新型提供的拼接控制器的结构框图。

具体实施方式

本实用新型提供一种多视频信号输入板卡、拼接控制器及显示设备，解决了目前输入板种类繁多、库存以及资源浪费的问题，可以兼容输入各种标准与分辨率的视频信号，能满足所有的应用需求，且灵活架构使其扩展性增强。

为使本实用新型的目的、技术方案及效果更加清楚、明确，以下参照附图并举实施例对本实用新型进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本实用新型，并不用于限定本实用新型。

请参阅图2，本实用新型提供的多视频信号输入板卡300包括输入核心板10和若干个输入子板20，所述若干个输入子板20均连接输入核心板10，在进行视频信号传输时，不同标准的视频信号经对应的输入子板20进行解码处理后转换为预设标准视频数据输出至输入核心板10，由输入核心板10对所述预设标准视频数据进行信号处理后输出串行视频数据。

具体来说，外部输入的不同标准的视频信号可以为所有主流的视频标准输入，例如AV视频信号，YPBPR视频信号，VGA视频信号，SDI视频信号，DVI视频信号，HDMI视频信号，DP视频信号，网络IP视频信号，4K*2K视频信号等，不同标准的视频信号对应输入至各个输入子板20，由各个输入子板20对其进行解码处理后转换为统一标准的预设标准视频数据后再输出至输入核心板10，本实施例中，所述预设标准视频数据为标准并行视频数据，具体来说，所述标准并行视频数据信号包含Clock、VS、HS和Data信号，其中Data信号为并行像素数据信号，包括红、绿、蓝各个分量值，例如标准BT.656并行数据等等，之后由输入核心板10对所述预设标准视频数据进行统一的信号处理后输出高速串行数据至后续处理。本实用新型可以通过不同的输入子卡兼容所有的视频信号接入，大大增加了输入板卡的灵活度。

具体地，各个输入子板20包括视频输入接口21、解码器22和视频输出接口23，所述视频输入接口21、解码器22和视频输出接口23依次连接，信号输入时，不同标准的视频信号经对应的视频接口输入至相应的解码器22，由解码器22将不同标准的视频信号转换为预设标准视频数据，即每一种标准的视频信号均对应有配套设置的视频输入接口21和解码器22，作为该视频信号的输入子卡，当需要新增视频输入信号时，只需更换成本极低的输入子卡即可，减轻了批量生产造成的库存与资源浪费问题，经对应的解码器22进行转换后，通过视频输出接口23将所述预设标准视频数据输出至输入核心板10。本实施例中，所述视频输出接口23为TTL接口，TTL标准数字视频接口包括时钟信号、控制信号（行、场同步信号、DE信号）以及24bit的RGB并行数据信号，通过TTL标准数字视频接口，实现兼容所有的主流视频标准输入，使输入板卡的架构更加灵活。

进一步地，所述输入核心板10包括FPGA11、存储器12和串行接口（图中未示出），所述FPGA11连接所述视频输出接口23、存储器12和串行接口，由FPGA11采集所述预设标准视频数据，并对所述预设标准视频数据进行兼容转换处理后写入缓存至存储器12；FPGA11的输出端读取存储器12中的预设标准视频数据，并对其进行编码处理后通过串行接口输出串行视频数据。本实施例中，所述存储器12为DDR3-SDRAM。

即各种不同标准的视频信号经对应的输入子卡进行转换后得到预设标准视频数据，通过视频输出接口23将所述预设标准视频数据传输至输入核心板10，输入核心板10上设置的FPGA11将采集所述预设标准视频数据，并对其进行兼容转换处理后写入缓存至存储器12，通过存储器12的外部缓冲，实现帧率转换和去隔行处理，之后FPGA11的输出端将读取存储器12中的预设标准视频数据，并对其进行编码处理，具体为通过自定义协议编码成统一格式的视频并成帧，之后将编码处理后的数据通过Serdes高速串行发送出去，后续的传输和接收均通过自定义协议灵活实现，可支持任意分辨率和帧率的视频传输处理，满足所有的应用需求，提高输入板卡的适用范围。

优选地，本实用新型中，每个输入子板20均设置有不同的标识号，所述输入子板20与输入核心板10通过I2C总线连接，所述输入核心板10还包括MCU13，其与输入子板20和FPGA11连接，通过MCU13识别不同输入子板20的标识号，并通过I2C总线输出相应的配置信息至各个输入子板20，以保证输入子板20的正常工作，而FPGA11则根据不同的标识号识别不同标准的视频信号，并通过软件编程对TTL接口传输的预设标准视频数据按像素进行正确采集，以便后续的信号处理。本实施例中，采用型号为STM32的MCU13。

具体实施时，请参阅图3和图4，以HDMI视频信号为应用实施例具体介绍输入子板20的电路结构，所述输入子板20中的视频输入接口21包括至少一个HDMI接口J1，所述解码器22采用型号为ADV7611的解码芯片U1，所述视频输出接口23为TTL数字视频接口（图中未示出），所述HDMI接口J1通过解码芯片U1连接TTL数字视频接口，HDMI视频信号通过至少一个HDMI接口J1接入到输入子板20中，之后传输至解码芯片U1，经解码芯片U1解码后输出TTL接口信号至TTL数字视频接口，所述TTL数字视频接口与输入核心板10对接，通过HDMI接口J1、解码芯片U1和TTL标准数字视频接口，实现兼容HDMI视频信号的输入，当然在其他实施例中，可为其他标准的输入信号选取其对应型号的解码芯片U1，本实用新型对此不作限定，从而实现多种视频信号兼容输入，使输入板卡的架构更加灵活。

具体地，所述输入子板20还包括第一电阻R1、第二电阻R2、第一瞬态抑制二极管D1、第二瞬态抑制二极管D2、第三瞬态抑制二极管D3、第一电容C1、第二电容C2和晶振X1。所述HDMI接口J1的第1脚连接解码芯片U1的RX2+端，所述HDMI接口J1的第3脚连接解码芯片U1的第RX2-端，所述HDMI接口J1的第4脚连接解码芯片U1的第RX1+端，所述HDMI接口J1的第6脚连接解码芯片U1的第RX1-端，所述HDMI接口J1的第7脚连接解码芯片U1的第RX0+端，所述HDMI接口J1的第9脚连接解码芯片U1的第RX0-端，所述HDMI接口J1的第10脚连接解码芯片U1的第RXC+端，所述HDMI接口J1的第12脚连接解码芯片U1的第RXC-端，所述HDMI接口J1的第15脚连接第二瞬态抑制二极管D2的一端和解码芯片U1的DDCASCL端，所述HDMI接口J1的第16脚连接第三瞬态抑制二极管D3的一端和解码芯片U1的DDCASDA端，所述HDMI接口J1的第18脚连接解码芯片U1的RX_5V端、还通过第一电阻R1连接解码芯片U1的HPA端、HDMI接口J1的第19脚和第一瞬态抑制二极管D1的一端；所述第一瞬态抑制二极管D1的另一端、第二瞬态抑制二极管D2的另一端和第三瞬态抑制二极管D3的另一端均接地，通过设置瞬态抑制二极管能在产生瞬间浪涌时将两级的电压箝位于一预定值，能有效保护线路中的电子元件不受损，提高电路安全性。本实施例中，所述HDMI接口J1为A Type型HDMI接口J1。

进一步地，所述解码芯片U1的XTALP端连接第二电阻R2的一端、晶振X1的一端和第一电容C1的一端，所述解码芯片U1的XTALN端连接第二电阻R2的另一端、晶振X1的另一端、和第二电容C2的一端，所述第一电容C1的另一端和第二电容C2的另一端均接地，为解码芯片U1提供所需的时钟信号。所述解码芯片U1的P0端至P23端均连接后级TTL数字视频接口，将解码后的视频信号输出至TTL数字视频接口，通过TTL数字视频接口与输入核心板10对接，进行后续的数字视频数据处理。

以下结合图2和图5，对本实用新型中，输入至输入核心板10中的数字视频数据处理过程进行介绍：

1、FPGA11通过标准TTL数字视频接口采集视频帧；2、根据不同的输入标准（每个输入子板20有对应ID号），接口兼容模块将调整数据线序并适当取舍，以使视频数据正确采集并兼容；3、视频转换模块实现YUV与RGB颜色空间等的转换处理，将前端视频流统一标准以RGB格式处理；4、帧率转换与去隔行模块实现DDR3-SDRAM的读写操作，借助DDR3-SDRAM外部缓冲，实现帧率转换与去隔行处理；5、视频编码模块将读出的视频数据编码成自定义协议，并适应视频行、场的间隔需要并成帧；6、串行发送模块将编码后的控制流与数据流通过Serdes高速串行发送出去，后续视频传输与接收均通过自定义协议灵活实现，可以支持任意分辨率与帧率的视频传输处理，输入板真正做到有效统一。

本实用新型提供的多视频信号输入板卡300将拼接控制器的输入板再细分模块，通过标准的TTL数字视频接口实现模块连接，并结合FPGA11的可编程灵活特性，真正实现了灵活的任意格式的视频输入兼容，并最终统一成自定义的协议传输。并且通过这种模块化的输入板方式，一个核心输入板可以通过TTL数字接口与任意类型的输入子板20连接，库存只需低成本的输入子板20，从而减轻输入板的库存压力，降低批量生产的成本。

本实用新型还相应提供一种拼接控制器，如图6所示，所述拼接控制器包括矩阵底板100、输出板卡200和如上所述的多视频信号输入板卡300，所述多视频信号输入板卡300、矩阵底板100和输出板卡200依次电连接，由于上文已对所述多视频信号输入板卡300进行详细描述，此处不作详述。

本实用新型还相应提供一种显示设备，其包括所述拼接控制器，该显示设备包括安防监控显示设备和/或娱乐视听显示设备，具体来说，所述显示设备科应用于银行等金融系统监控项目、电力系统监控项目、石化行业监控项目、机房监控项目、监狱系统监控项目、交通系统监控项目、校园监控项目、网吧监控项目等需要接入各种视频输入信号的大屏拼接处理系统中，实现任意标准的多格式视频信号的接入。

综上所述，本实用新型提供的多视频信号输入板卡、拼接控制器及显示设备中，所述多视频信号输入板卡包括输入核心板和若干个输入子板，不同标准的视频信号经对应的输入子板进行解码处理后转换为预设标准视频数据输出至输入核心板，由输入核心板对所述预设标准视频数据进行信号处理后输出串行视频数据，可解决目前输入板种类繁多、库存以及资源浪费的问题，能兼容输入各种标准与分辨率的视频信号，能满足所有的应用需求，且灵活架构使其扩展性增强。

可以理解的是，对本领域普通技术人员来说，可以根据本实用新型的技术方案及其实用新型构思加以等同替换或改变，而所有这些改变或替换都应属于本实用新型所附的权利要求的保护范围。