技术总结
本实用新型涉及成像像素及成像传感器。本实用新型公开了成像传感器可包括被布置成行和列的成像像素阵列。沿同一列布置的成像像素可耦接到列线。所述列线可耦接到抗重迭控制电路。在一种合适的布置中，所述抗重迭控制电路可包括比较器，所述比较器将所述列线上的输出信号与抗重迭偏置电压进行比较。在重置采样周期期间，如果所述列线上的所述输出信号小于所述抗重迭偏置电压，则晶体管可生效，所述晶体管将所述像素中的所述浮动扩散区耦接到电源端子。使用该布置，当满足重迭条件并且来自重置样本的噪声将与入射光样本中的噪声相关时，可以输出至少最小像素级。
技术研发人员：尼拉弗·德哈里阿;帕万·吉尔霍特拉
受保护的技术使用者：半导体元件工业有限责任公司
文档号码：201721289642
技术研发日：2017.10.09
技术公布日：2018.05.08