本发明涉及数据传输技术领域，特别是一种基于soc的图像采集系统。
背景技术：
液晶模组厂商在研发、生产、测试的各个环节中，对图像采集器千兆以太网相机接口的数量有不同的需求。以往的设计如×86主板+pcie图像采集卡的方案存在较多缺陷。
1、一块pcie图像采集卡，最多支持4个千兆以太网相机接口，一旦需要更多的千兆以太网相机接口，则需要增加pcie图像采集卡，但是受限于主板pcie插槽的数量、带宽以及结构宽度，相机接口拓展困难。
2、传统×86主板+pcie图像采集卡的方案基于fpga进行，需要外接cpu才能使用，硬件结构复杂。
3、利用pcie图像采集卡连接相机，由于pcie图像采集卡无法给相机供电，需要额外增加相机供电装置，电路设计及应用现场布线复杂。
技术实现要素：
为解决上述技术问题，本发明的目的在于提供一种简化电路结构、多相机接口且无需单独供电的基于soc的图像采集系统。
本发明一种基于soc的图像采集系统的技术方案为：包括soc处理器模块和输入输出接口电路模块，所述soc处理器模块内部集成有双核arm处理器内核ps和可编程逻辑pl，所述输入输出接口电路模块包括并联设置的多个千兆以太网相机接口电路，每个所述千兆以太网相机接口电路的输入端均连接有一个相机，输出端均与可编程逻辑pl连接。
较为优选的，所述输入输出接口电路模块还包括1个qsfp+光口，所述qsfp+光口的电信号与可编程逻辑pl连接，所述qsfp+光口的光信号通过mpo-mpo光跳线与光纤图像处理器或pc上qsfp+光口连接。
较为优选的，所述qsfp+光口包括qsfp+接口电路和差分时钟发生器电路，所述qsfp+接口电路包括qsfp+连接器、集成于可编程逻辑pl内部的gtx高速收发器和4×10gbpsqsfp+光模块。
较为优选的，所述千兆以太网相机接口电路包括千兆以太网phy电路和rj45插座，所述可编程逻辑pl内集成有千兆以太网mac，所述相机数据通过千兆以太网phy电路传输至千兆以太网mac。
较为优选的，所述千兆以太网相机接口电路还包括poe供电电路，所述poe供电电路的电源输出端与rj45插座连接,通过网线给千兆以太网相机供电。
较为优选的，所述差分时钟发生器电路包括第一osc时钟电路和时钟发生器芯片，所述时钟发生器芯片输出差分参考时钟至可编程逻辑pl内集成的gtx高速收发器的差分时钟输入端，所述gtx高速收发器从接收到的数据中恢复出恢复出250mhz差分时钟，并将所述250mhz差分时钟反馈至时钟发生器芯片的差分时钟输入端，调整输出时钟的相位抖动，具有时钟同源功能。
较为优选的，还包括平台硬件最小电路模块，所述平台硬件最小电路模块包括第二osc时钟电路、qspiflash电路、ddr3内存电路、sdio接口电路、uart-usb转换电路、千兆以太网接口电路以及jtag接口电路。
较为优选的，所述第二osc时钟电路采用50mhz有源晶振。
较为优选的，所述差分时钟发生器电路的本振输入为25mhz，时钟输出为125mhz差分时钟，修正时钟输入为250mhz差分时钟。
较为优选的，双核arm处理器内核ps和可编程逻辑pl之间采用axi总线通讯。
本发明的有益效果是：
1、使用高性能soc作为主控，内部集成双核arm处理器内核ps，可编程逻辑pl，无需外接cpu处理器电路，极大地简化了电路结构、功能强大、节约了硬件成本；
2、8个千兆以太网相机接口，每个接口独立控制，pl并行控制，同时处理速度得到了提升；
3、与后端通过4×10gbpsqsfp+光纤接口通信，可以单独与pc连接，也可以将多个图像采集平台通过光纤图像处理器与pc连接，增加了千兆以太网相机接口的数量，布线简单，抗干扰能力强，工作性能稳定可靠；
4、支持千兆以太网相机poe供电，极大地简化了电气布线。
附图说明
图1为本发明一种基于soc的图像采集系统的硬件构架图；
图2为qsfp+接口电路原理框图；
图3为千兆以太网相机接口电路原理框图；
图4为差分时钟发生器电路原理框图；
1-soc处理器模块和输入输出接口电路模块，2-平台硬件最小电路模块，3-输入输出接口电路模块，4-图像显示/检测/存储设备，5-千兆以太网相机，101-可编程逻辑pl，102-双核arm处理器内核ps，103-axi总线，301-千兆以太网mac，302-千兆以太网phy电路，303-rj45插座，304-poe供电电路，306-第一osc时钟电路，307-时钟发生器芯片，308-qsfp+连接器，309-4×10gbpsqsfp+光模块。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
如图1所示，一种基于soc的图像采集系统主要包括soc处理器模块1、平台硬件最小电路模块2、输入输出接口模块3。其中，soc处理器模块1内部集成双核arm处理器内核ps102，可编程逻辑pl101。双核arm处理器内核ps102用于调度soc内部各软硬件模块，系统的有效数据提取，读/写ddr3模块；gtp数据封包模块等在可编程逻辑pl101部分用hdl代码实现。
平台硬件最小电路模块2包括第二osc时钟电路、qspiflash电路、ddr3内存电路、sdio接口电路、uart-usb转换电路、千兆以太网接口电路以及jtag接口电路。第二osc时钟电路主要由50mhz有源晶振组成，为双核arm处理器内核ps102提供系统时钟。qspiflash电路主要由32mbspiflash组成，用于存储平台boot固件及操作系统镜像。sdio接口电路由sd卡、sdio接口芯片、sd卡座及其外围电路组成，用于存储平台boot固件及操作系统镜像，与qspiflash电路互为备份关系。ddr3内存电路由2颗ddr3颗粒组成32位1gbddr3，作为双核arm处理器内核ps102操作系统内存。由4两颗ddr3颗粒组成32位2gbddr3，作为可编程逻辑pl101图像数据缓存。uart-usb转换电路由uart-usb桥片及其外围电路组成，将双核arm处理器内核ps102的uart串口转换为usb2.0接口，作为系统调试口。千兆以太网接口电路与双核arm处理器内核ps102的mac连接，主要由以太网phy芯片、rj45连接器及其外围电路组成，作为通讯接口使用，可通过以太网口在线升级boot固件和操作系统镜像。jtag接口电路用于向电路提供jtag功能，用于片内软件和pl调试，具有短路保护和静电保护电路。
输入输出接口电路模块3包括8个千兆以太网相机接口电路和1个4×10gbpsqsfp+光口(即四通道小型可插拔光口，qsfp+即quadsmallform-factorpluggableplus)，qsfp+光口主要包括qsfp+接口电路(即四通道小型可插拔接口电路)和差分时钟发生器电路(clockgenerator)，如图2所示，qsfp+接口电路包括qsfp+连接器(即四通道小型可插拔连接器)308、集成于可编程逻辑pl101内部的gtx高速收发器和4×10gbpsqsfp+光模块(即四通道小型可插拔光模块)309。qsfp+光口的电信号与可编程逻辑pl101连接，qsfp+光口的光信号通过mpo-mpo光跳线与光纤图像处理器或pc上qsfp+光口(图像显示/检测/存储设备4)连接。与传统的电接口相比，极大的提升了传输距离、带宽以及速率，同时具有抗干扰能力强的特点。
如图3所示，千兆以太网相机接口电路包括千兆以太网phy电路302、rj45插座303和poe供电电路304。可编程逻辑pl内集成有千兆以太网mac(媒体接入控制器)301，千兆以太网相机304的数据通过千兆以太网phy电路302传输至千兆以太网mac301，poe供电电路304的电源输出端与rj45插座303连接，用于通过rj45插座303直接为千兆以太网相机304供电。千兆以太网相机304无需外接电源供电，大大简化了电气布线。
如图4所示，差分时钟发生器电路(clockgenerator)由第一osc时钟电路306(25mhz有源晶振)、和时钟发生器芯片307组成。时钟发生器芯片307输出125mhz差分时钟作为可编程逻辑pl101gtx高速收发器的参考时钟，用可编程逻辑pl101gtx高速收发器恢复的250mhz差分时钟调整时钟发生器芯片307输出的相位抖动，具备时钟同源功能，适用于多光口设备应用。
应当理解的是，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，而所有这些改进和变换都应属于本发明所附权利要求的保护范围。