射频开关电路和射频开关装置的制作方法

本发明涉及射频技术领域，尤其涉及一种射频开关电路和射频开关装置。

背景技术：

近年来，自从手持式无线通信设备被引入到公众平台，无线通信产业发生了爆炸性增长。射频开关作为无线通信系统中的关键模块，犹如发射路径和接收路径的桥梁，有选择的把发射机或接收机与天线连接，使收发支路可以工作在同一个频率范围，并防止接收支路与发射支路的大功率信号相互干扰，目前几乎每一个无线应用产品，如移动电话、wlan、wimax、gps导航系统、蓝牙配件及遥控车门开关(rke)等，都需要用到射频开关，无线通信技术的发展也为射频开关的性能提高带来了新的挑战，如更低的插入损耗、更高的隔离性能、更大的线性度、更小的尺寸以及更廉价的成本等。

技术实现要素：

本发明的目的在于提供一种射频开关电路和射频开关装置，能够具有更低的插入损耗以及更高的线性度和隔离性能。

为了实现上述目的，本发明提供一种射频开关电路，包括至少一个射频信号通路，所述射频通路包括用于输入射频信号的信号输入端、用于输出射频信号的信号输出端以及至少一条支路，所述支路为设置在所述信号输入端和所述信号输出端之间的串联支路或者为设置在所述信号输入端和地之间或所述信号输出端和地之间的并联支路；所述支路包括一个第一导电类型mos晶体管或者多个依次源漏相接而堆叠的第一导电类型mos晶体管；每个所述的第一导电类型mos晶体管的源端和漏端之间串联有一个源漏电阻，每个所述的第一导电类型mos晶体管的栅端和体端之间连接一个导电类型与所述第一导电类型mos晶体管相反的第二导电类型mos晶体管，所述第二导电类型mos晶体管的源端与所述第一导电类型mos晶体管的体端连接，所述第二导电类型mos晶体管的漏端分别与所述第二导电类型mos晶体管的栅端以及所述第一导电类型mos晶体管的栅端连接。

可选的，所述第一导电类型mos晶体管为n型mos晶体管，所述第二导电类型mos晶体管为p型mos晶体管。

可选的，每个所述的第一导电类型mos晶体管的栅端连接一个所述栅极电阻。

可选的，所述支路还包括一个分压电阻，所述分压电阻一端与所述支路上的所有栅极电阻连接，另一端接入一控制电压。

可选的，所述源漏电阻的阻值小于或等于所述栅极电阻的阻值。

可选的，所述源漏电阻的阻值大于或等于10千欧姆；所述栅极电阻的阻值大于或等于10千欧姆。

可选的，所述射频信号通路用于接收外部的射频信号或者向外发射射频信号，用于向外发射射频信号的所述射频信号通路的所有支路中的第一导电类型mos晶体管的数量均等于8，用于接收外部的射频信号的所述射频信号通路的所有支路中的第一导电类型mos晶体管的串联数量均等于10。

可选的，所述射频开关电路为单刀双掷射频收发开关电路，具有公共信号输入/输出端、第一信号输入端和第一信号输出端，所述第一信号输入端用于向所述公共信号输入/输出端发送射频信号，所述公共信号输入/输出端既是一个用于将所述第一信号输入端输入的射频信号向外发送的信号输出端，也是一个用于接收外部的射频信号并将接收的所述外部的射频信号传输至所述第一信号输出端的信号输入端；所述射频开关电路包括两个射频信号通路，一个射频信号通路设置在所述公共信号输入/输出端和第一信号输入端之间，另一个射频信号通路设置在所述公共信号输入/输出端和第一信号输出端之间。

可选的，两个所述射频信号通路均包括一条串联支路和一条并联支路，当所述射频开关电路通过所述公共信号输入/输出端向外发送射频信号时，设置在所述公共信号输入/输出端和第一信号输入端之间的射频信号通路的串联支路导通且并联支路导通或关闭，设置在所述公共信号输入/输出端和第一信号输出端之间的射频信号通路的串联支路关闭且并联支路导通或关闭；当所述射频开关电路通过所述公共信号输入/输出端接收外部的射频信号时，设置在所述公共信号输入/输出端和第一信号输入端之间的射频信号通路的串联支路关闭且并联支路导通或关闭，设置在所述公共信号输入/输出端和第一信号输出端之间的射频信号通路的串联支路导通且并联支路导通或关闭。

本发明还提供一种射频开关装置，包括：

如上述之一的射频开关电路；以及

用于向所述射频开关电路的射频信号通路提供控制电压的电压产生电路。

可选的，所述电压产生电路提供的控制电压包括至少一种正电压和至少一种负电压。

可选的，所述射频开关装置为信号发射机或者信号接收机或者信号收发机，还包括与所述射频开关电路连接的功率放大器。

可选的，所述射频开关装置为便携式无线通信设备。

与现有技术相比，本发明的技术方案具有以下有益效果：

1、本发明的射频开关电路中，每个第一导电类型mos晶体管的源漏之间串联一个源漏电阻，可以防止直流电压从所述第一导电类型mos晶体管流过，这有助于确保每个处于关断状态的第一导电类型mos管的电压压降均匀分布；每个第一导电类型mos晶体管的栅体之间增加一个导电类型相反且采用二极管接法的第二导电类型mos晶体管，可以减小寄生电容对线性度的影响，同时避免射频信号向偏置电路的泄漏，提高每个第一导电类型mos晶体管的功率处理能力，降低射频开关电路的插入损耗，提高射频开关电路的线性度和隔离性能。

2、本发明的射频开关装置，由于采用了本发明的射频开关电路，因此具有更低的插入损耗以及更高的线性度和隔离性能。

附图说明

图1是本发明一实施例的射频开关电路的结构示意图；

图2是本发明另一实施例的射频开关电路的结构示意图；

图3是本发明又一实施例的射频开关电路的结构示意图；

图4a是图3所示的射频开关电路的插入损耗仿真测试结果；

图4b是图3所示的射频开关电路的隔离度仿真测试结果；

图4c是图3所示的射频开关电路的开关线性度仿真测试结果；

图5是本发明再一实施例的射频开关电路的结构示意图；

图6是本发明一实施例的射频开关装置的结构示意图。

具体实施方式

为了实现更低的插入损耗以及更高的线性度和隔离性能，本发明提供一种射频开关电路，包括至少一个射频信号通路，所述射频信号通路包括用于输入射频信号的信号输入端、用于输出射频信号的信号输出端以及至少一条支路，所述支路为设置在所述信号输入端和信号输出端之间的串联支路，或者为设置在所述信号输入端或所述信号输出端和地之间的并联支路；所述支路包括一个第一导电类型mos晶体管或者多个依次源漏相接而堆叠的第一导电类型mos晶体管；每个所述的第一导电类型mos晶体管的源端和漏端之间串联有一个源漏电阻，每个所述的第一导电类型mos晶体管的栅端和体端之间连接一个导电类型与所述第一导电类型mos晶体管相反的第二导电类型mos晶体管，所述第二导电类型mos晶体管的源端与所述第一导电类型mos晶体管的体端连接，所述第二导电类型mos晶体管的漏端分别与所述第二导电类型mos晶体管的栅端以及所述第一导电类型mos晶体管的栅端连接。

为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明，然而，本发明可以用不同的形式实现，不应只是局限在所述的实施例。

请参考图1，本发明一实施例提供一种射频开关电路，包括一个射频信号通路1，所述射频信号通路1包括用于输入射频信号的信号输入端in和用于输出射频信号的信号输出端out以及设置在所述信号输入端in和信号输出端out之间的串联支路。所述射频信号通路1可以是向外发射射频信号的路径，此时信号输入端in输入射频信号，信号输出端out可以是天线，向外发射(即输出)射频信号；所述射频信号通路1还可以是从外部接收射频信号的路径，此时信号输入端in可以天线，接收(即输入)外来的射频信号，信号输出端out向射频开关电路连接的其他的处理电路等输送射频信号。所述串联支路可以包括一个第一导电类型mos晶体管nm1，所述的第一导电类型mos晶体管nm1的源端和漏端之间串联有一个源漏电阻r20，所述的第一导电类型mos晶体管nm1的栅端和体端之间连接一个导电类型与所述第一导电类型mos晶体管相反的第二导电类型mos晶体管pm1，所述第二导电类型mos晶体管pm1的源端与所述第一导电类型mos晶体管nm1的体端连接，所述第二导电类型mos晶体管pm1的漏端分别与所述第二导电类型mos晶体管pm1的栅端以及所述第一导电类型mos晶体管nm1的栅端连接，所述第一导电类型mos晶体管nm1的栅端还连接一个具有预定阻值的栅极电阻r10，栅极电阻r10的另一端接入控制电压vt1。栅极电阻r10可以为10千欧姆(kω)以上阻值的大电阻，例如为50kω的电阻，可以防止由于射频信号的振幅较大而导致第一导电类型mos晶体管nm1的栅-源或者栅-漏的结击穿的现象；源漏电阻r20可以为10千欧姆(kω)以上阻值的大电阻，例如为50kω的电阻，能够使处于关断状态的第一导电类型mos晶体管nm1的源漏电压接地，可以防止任何直流电压从第一导电类型mos晶体管nm1流过。栅极电阻r10和源漏电阻r20设置可以避免射频信号向偏置电路的泄漏，提高第一导电类型mos晶体管nm1的功率处理能力。

第一导电类型mos晶体管nm1的体端悬浮可以提供较高的阻抗来降低插入损耗，而且所述第二导电类型mos晶体管pm1连接到第一导电类型mos晶体管nm1上的方式采用二极管接法，即第二导电类型mos晶体管pm1的体端悬浮、栅漏短接、源端接nm1的体端，可以避免因第一导电类型mos晶体管nm1体端悬浮的不确定性而引起电容耦合及在高压下体端电流向源/漏结泄漏的现象。以所述第一导电类型mos晶体管nm1为n型mos晶体管、所述第二导电类型mos晶体管pm1为p型mos晶体管为例，当控制电压vt1为正时，nm1导通，pm1关断，nm1的体端被悬浮；而当控制电压vt1为负时，nm1关断，pm1导通，使nm1体端的电位与其栅端保持一致，均为负，通过该负压可以减小源体之间的寄生电容cbs和漏体之间的寄生电容cbd对开关线性度的影响。

在本发明的其他实施例中，请参考图3，所述串联支路还可以是设置第一信号输入端(相当于信号输入端in)和公共信号输入/输出端(相当于信号输出端out)之间的具有多个第一导电类型mos晶体管的串联支路11，用于向外发射射频信号；也可以是设置在公共信号输入/输出端(相当于信号输入端in)和第一信号输出端(相当于信号输出端out)之间的具有多个第一导电类型mos晶体管的串联支路21，用于从外部接收射频信号。以所述串联支路11为例，所述串联支路可以包括n个串联在一起(即多个叠加的或者多个堆叠的)的第一导电类型mos晶体管，n为大于1的自然数，所述串联支路11的一端接第一信号输入端(相当于信号输入端in)，另一端接公共信号输入/输出端(相当于信号输出端out)，每个所述的第一导电类型mos晶体管的源端和漏端之间串联有一个源漏电阻，每个所述的第一导电类型mos晶体管的栅端和体端之间连接一个导电类型与所述第一导电类型mos晶体管相反的第二导电类型mos晶体管，所述第二导电类型mos晶体管的源端与所述第一导电类型mos晶体管的体端连接，所述第二导电类型mos晶体管的漏端分别与所述第二导电类型mos晶体管的栅端以及所述第一导电类型mos晶体管的栅端连接，每个所述的第一导电类型mos晶体管的栅端连接一个栅极电阻，所有栅极电阻并接到一个分压电阻r11的一端，分压电阻r11的另一端接入控制电压v11。具体地，所述串联支路11包括串联叠加的第一导电类型mos晶体管n111、n112、…、n11n，第一导电类型mos晶体管n111的源漏之间连接有源漏电阻r111，第一导电类型mos晶体管n112的源漏之间连接有源漏电阻r112，…，第一导电类型mos晶体管n11n的源漏之间连接有源漏电阻r11n；第一导电类型mos晶体管n111的体栅之间连接有第二导电类型mos晶体管p111的源端，第一导电类型mos晶体管n112的体栅之间连接有第二导电类型mos晶体管p112，…，第一导电类型mos晶体管n11n的体栅之间连接有第二导电类型mos晶体管p11n的源端，第二导电类型mos晶体管p111、p112、…、p11n的栅漏分别短接；第一导电类型mos晶体管n111的栅端连接栅极电阻rg111的一端，第一导电类型mos晶体管n112的栅端连接栅极电阻rg112的一端，…，第一导电类型mos晶体管n11n的栅端连接栅极电阻rg11n的一端，栅极电阻rg111、rg112、…、rg11n的另一端均连接到分压电阻r11的一端，分压电阻r11的另一端接入控制电压v11。其中，第一导电类型mos晶体管n111、n112、…、n11n可以均为nmos晶体管，且可以为完全相同的nmos晶体管，也可以为不完全相同的nmos晶体管，第二导电类型mos晶体管p111、p112、…、p11n可以均为pmos晶体管，且可以为完全相同的pmos晶体管，也可以为不完全相同的pmos晶体管；栅极电阻rg111、rg112、…、rg11n的阻值可以完全相同，也可以不完全相同，但均为10kω以上阻值的大电阻，例如为50kω及以上的电阻，可以防止由于射频信号的振幅较大而导致串联支路11中单个第一导电类型mos晶体管的栅-源或者栅-漏的结击穿的现象；源漏电阻r111、r112、…、r11n的阻值可以完全相同，也可以不完全相同，但均为10kω以上阻值的大电阻，例如为50kω及以上的电阻，能够使处于关断状态的各个第一导电类型mos晶体管的源漏电压接地，可以防止任何直流电压从叠加的各个第一导电类型mos晶体管流过，这有助于确保每个处于关断状态的第一导电类型mos晶体管的电压压降均匀分布。栅极电阻和源漏电阻设置可以避免射频信号向偏置电路的泄漏，提高各个第一导电类型mos晶体管的功率处理能力。其中各个第一导电类型mos晶体管连接的第二导电类型mos晶体管均采用二极管接法，当该第一导电类型mos晶体管所在支路的控制电压为正时，所述第一导电类型mos晶体管将导通，其连接的第二导电类型mos晶体管关断，所述第一导电类型mos晶体管的体端被悬浮；而当所述控制电压为负时，所述第一导电类型mos晶体管将关断，其连接的第二导电类型mos晶体管导通，使所述第一导电类型mos晶体管体端的电位与栅端保持一致为负，进而通过体源之间的负压减小寄生电容对线性度的影响。

当所述射频开关电路用于向外发射射频信号时，为了减小射频开关电路的插入损耗并满足大功率射频信号的发射，串联支路11中可以采用8个或8个以上叠加的第一导电类型mos晶体管，即n＝8或n>8，也就是说，用于输出射频信号的所述射频信号通路的串联支路中的第一导电类型mos晶体管的串联数量均等于8；当所述射频开关电路用于从外部接收射频信号时，为了提高信号的线性度和谐波性能并满足大功率射频信号的接收，串联支路11中可以采用10个或10个以上叠加的第一导电类型mos晶体管，即n＝10或n>10，也就是说，用于输入射频信号的所述射频信号通路的串联支路中的第一导电类型mos晶体管的串联数量均等于10。

请参考图5，在本发明的其他实施例中，当所述射频开关电路用于向外发射射频信号时，信号输出端可以是公共信号输入/输出端(ant)，信号输入端可以有多个，每个信号输入端和公共信号输入/输出端(ant)之间均设置一个串联支路，能够实现多种射频信号的发射，例如同一个天线(公共信号输入/输出端)能够向外发射不同频段的射频信号，例如第一信号输入端(tx)和公共信号输入/输出端(ant)之间设置串联支路11，第二信号输入端(tx)和公共信号输入/输出端(ant)之间设置串联支路31，…，第i信号输入端(tx)和公共信号输入/输出端(ant)之间设置串联支路(2i-1)1，串联支路11接入控制电压v11，串联支路31接入控制电压v31，…，串联支路(2i-1)1接入控制电压vi1，串联支路11、串联支路31、…、串联支路(2i-1)1的具体电路结构可以相同，也可以不完全相同，每个串联支路的具体电路结构可以采用图1所示的只有一个第一导电类型mos晶体管的串联支路结构，也可以采用图3所示的具有多个叠加的第一导电类型mos晶体管的串联支路11结构，各个串联支路中的叠加的第一导电类型mos晶体管的数量可以完全相同，也可以不完全相同。当所述射频开关电路用于从外部接收射频信号时，信号输入端可以是公共信号输入端(ant)，信号输出端可以有多个，每个信号输出端和公共信号输入端(ant)之间均设置一个串联支路，能够实现多种射频信号的接收，例如同一个天线(公共信号输入/输出端)能够从外部接收不同频段的射频信号，例如第一信号输出端(rx)和公共信号输入端(ant)之间设置串联支路21，第二信号输出端(rx)和公共信号输入端(ant)之间设置串联支路41，…，第k信号输出端(rx)和公共信号输入端(ant)之间设置串联支路(2k-1)1，串联支路21接入控制电压v21，串联支路41接入控制电压v41，…，串联支路(2k-1)1接入控制电压vk1，串联支路21、串联支路41、…、串联支路(2k-1)1的具体电路结构可以相同，也可以不完全相同，每个串联支路的具体电路结构可以采用图1所示的只有一个第一导电类型mos晶体管的串联支路结构，也可以采用图3所示的具有多个叠加的第一导电类型mos晶体管的串联支路11结构，各个串联支路中的叠加的第一导电类型mos晶体管的数量可以完全相同，也可以不完全相同。也就是说，所述射频开关电路包括多个射频信号通路，每个射频信号通路为设置在相应的信号输入端和公开信号输出端之间的串联支路，每个所述的并联支路分别包括一个第一导电类型mos晶体管或者多个串联在一起的第一导电类型mos晶体管；每个所述的第一导电类型mos晶体管的源端和漏端之间串联有一个源漏电阻，每个所述的第一导电类型mos晶体管的栅端和体端之间连接一个导电类型与所述第一导电类型mos晶体管相反的第二导电类型mos晶体管，所述第二导电类型mos晶体管的源端与所述第一导电类型mos晶体管的体端连接，所述第二导电类型mos晶体管的漏端分别与所述第二导电类型mos晶体管的栅端以及所述第一导电类型mos晶体管的栅端连接，每个所述的第一导电类型mos晶体管的栅端连接一个所述栅极电阻以及将相应的控制电压接入。其中各个第一导电类型mos晶体管连接的第二导电类型mos晶体管均采用二极管接法，当该第一导电类型mos晶体管所在支路的控制电压为正时，所述第一导电类型mos晶体管将导通，其连接的第二导电类型mos晶体管关断，所述第一导电类型mos晶体管的体端被悬浮；而当所述控制电压为负时，所述第一导电类型mos晶体管将关断，其连接的第二导电类型mos晶体管导通，使所述第一导电类型mos晶体管体端的电位与栅端保持一致为负，进而通过体源之间的负压减小寄生电容对线性度的影响。

上述的各个实施例中的射频开关电路1实质上为导通开关型射频开关电路，并且能够根据施加到相应的串联支路上的控制电压，使从相应的信号输入端延伸到信号输出端的串联支路路径导通/截止。施加到控制电压可以是使相应的串联支路路径截止的“负偏压”，也可以是大于等于0v且小于等于肖特基正向电压的使串联支路路径导通的“正偏压”，所述肖特基正向电压取决于第一导电类型mos晶体管的正向电压，且为大约1v或更低的正偏压。其中上述各实施例的具有串联支路的射频开关电路中，仅有一条射频开关通路(即串联支路)的射频开关电路为导通开关型单刀单掷(spst)射频开关电路，主要用于控制传输系统中射频信号的通断，有多条射频开关通路(即串联支路)的射频开关电路为导通开关型单刀多掷(spmt)射频开关电路，主要用于控制传输系统中射频信号的通断和切换。

请参考图2，本发明的一实施例提供一种射频开关电路，包括一个射频信号通路1，所述射频信号通路1包括用于输入射频信号的信号输入端in和用于输出射频信号的信号输出端out以及设置在所述信号输入端in和所述信号输出端out之间的并联支路。所述射频信号通路1可以是向外发射射频信号的发射路径，此时信号输入端in输入射频信号，信号输出端out可以是天线，向外输出射频信号；所述射频信号通路1还可以是从外部接收射频信号的路径，此时信号输入端in可以天线，从外部接收射频信号，信号输出端out向其他电路输出射频信号。所述并联支路一端接在信号输入端in和信号输出端out之间，另一端接地，所述并联支路可以包括一个第一导电类型mos晶体管nm2，所述的第一导电类型mos晶体管nm2的源端和漏端之间串联有一个源漏电阻r200，所述的第一导电类型mos晶体管nm2的源端(即不接在信号输入端in和信号输出端out之间的一端)接地，所述的第一导电类型mos晶体管nm2的栅端和体端之间连接一个导电类型与所述第一导电类型mos晶体管相反的第二导电类型mos晶体管pm2，所述第二导电类型mos晶体管pm2的源端与所述第一导电类型mos晶体管nm2的体端连接，所述第二导电类型mos晶体管pm2的漏端分别与所述第二导电类型mos晶体管pm2的栅端以及所述第一导电类型mos晶体管nm2的栅端连接，所述第一导电类型mos晶体管nm2的栅端还连接一个具有预定阻值的栅极电阻r100，栅极电阻r100的另一端接入控制电压vt2。栅极电阻r100可以为10千欧姆(kω)以上阻值的大电阻，例如为50kω的电阻，可以防止由于射频信号的振幅较大而导致第一导电类型mos晶体管nm2的栅-源或者栅-漏的结击穿的现象；源漏电阻r200可以为10千欧姆(kω)以上阻值的大电阻，例如为50kω的电阻，能够使处于关断状态的第一导电类型mos晶体管nm2的源漏电压接地，可以防止任何直流电压从第一导电类型mos晶体管nm2流过。栅极电阻r100和源漏电阻r200设置可以避免射频信号向偏置电路的泄漏，提高第一导电类型mos晶体管nm2的功率处理能力。

第一导电类型mos晶体管nm2的体端悬浮可以提供较高的阻抗来降低插入损耗，而且所述第二导电类型mos晶体管pm2连接到第一导电类型mos晶体管nm2上的方式采用二极管接法，即第二导电类型mos晶体管pm2的体端悬浮、栅漏短接、源端接nm2的体端，可以避免因第一导电类型mos晶体管nm2体端悬浮的不确定性而引起电容耦合及在高压下体端电流向源/漏结泄漏的现象。以所述第一导电类型mos晶体管nm2为n型mos晶体管、所述第二导电类型mos晶体管pm2为p型mos晶体管为例，当控制电压vt2为正时，nm2导通，pm2关断，nm2的体端被悬浮；而当控制电压vt2为负时，nm2关断，pm2导通，使nm2体端的电位与其栅端保持一致，均为负，通过该负压可以减小源体之间的寄生电容cbs和漏体之间的寄生电容cbd对开关线性度的影响。

在本发明的其他实施例中，请参考图3，所述并联支路还可以是一端接在第一信号输入端(相当于信号输入端in)和公共信号输入/输出端(ant，相当于信号输出端out)之间、另一端接地的具有多个第一导电类型mos晶体管的并联支路12，用于向外发射射频信号；也可以是一端接在第一信号输出端(相当于信号输出端out)和公共信号输入/输出端(ant，相当于信号输入端in)之间、另一端接地的具有多个第一导电类型mos晶体管的并联支路22，用于从外部接收射频信号。以所述并联支路12为例，所述并联支路可以包括m个串联在一起(即多个叠加的或者多个堆叠的)的第一导电类型mos晶体管，m为大于1的自然数，m个第一导电类型mos晶体管中的第一个第一导电类型mos晶体管的一端接在第一信号输入端和公共信号输入/输出端之间，每个所述的第一导电类型mos晶体管的源端和漏端之间串联有一个源漏电阻，每个所述的第一导电类型mos晶体管的栅端和体端之间连接一个导电类型与所述第一导电类型mos晶体管相反的第二导电类型mos晶体管，所述第二导电类型mos晶体管的源端与所述第一导电类型mos晶体管的体端连接，所述第二导电类型mos晶体管的漏端分别与所述第二导电类型mos晶体管的栅端以及所述第一导电类型mos晶体管的栅端连接，每个所述的第一导电类型mos晶体管的栅端连接一个栅极电阻，所有栅极电阻并接到一个分压电阻r12的一端，分压电阻r12的另一端接入控制电压v12。具体地，所述并联支路12包括串联叠加的第一导电类型mos晶体管n121、n122、…、n12m，第一导电类型mos晶体管n121的源漏之间连接有源漏电阻r121，第一导电类型mos晶体管n122的源漏之间连接有源漏电阻r122，…，第一导电类型mos晶体管n12m的源漏之间连接有源漏电阻r12m；第一导电类型mos晶体管n121的体栅之间连接有第二导电类型mos晶体管p121的源端，第一导电类型mos晶体管n122的体栅之间连接有第二导电类型mos晶体管p122，…，第一导电类型mos晶体管n12m的体栅之间连接有第二导电类型mos晶体管p12m的源端，第二导电类型mos晶体管p121、p122、…、p12m的栅漏分别短接；第一导电类型mos晶体管n121的栅端连接栅极电阻rg121的一端，第一导电类型mos晶体管n122的栅端连接栅极电阻rg122的一端，…，第一导电类型mos晶体管n12m的栅端连接栅极电阻rg12m的一端，栅极电阻rg121、rg122、…、rg12m的另一端均连接到分压电阻r12的一端，分压电阻r12的另一端接入控制电压v12，第一导电类型mos晶体管n12m的源端(即不与mos晶体管n12m-1连接的一端)接地。其中，第一导电类型mos晶体管n112、n122、…、n12m可以均为nmos晶体管，且可以为完全相同的nmos晶体管，也可以为不完全相同的nmos晶体管，第二导电类型mos晶体管p121、p122、…、p12m可以均为pmos晶体管，且可以为完全相同的pmos晶体管，也可以为不完全相同的pmos晶体管；栅极电阻rg121、rg122、…、rg12m的阻值可以完全相同，也可以不完全相同，但均为10kω以上阻值的大电阻，例如为50kω及以上的电阻，可以防止由于射频信号的振幅较大而导致并联支路12中单个第一导电类型mos晶体管的栅-源或者栅-漏的结击穿的现象；源漏电阻r121、r122、…、r12m的阻值可以完全相同，也可以不完全相同，但均为10kω以上阻值的大电阻，例如为50kω及以上的电阻，能够使处于关断状态的各个第一导电类型mos晶体管的源漏电压接地，可以防止任何直流电压从叠加的各个第一导电类型mos晶体管流过，这有助于确保每个处于关断状态的第一导电类型mos晶体管的电压压降均匀分布。栅极电阻和源漏电阻设置可以避免射频信号向偏置电路的泄漏，提高各个第一导电类型mos晶体管的功率处理能力。其中各个第一导电类型mos晶体管连接的第二导电类型mos晶体管均采用二极管接法，当该第一导电类型mos晶体管所在支路的控制电压为正时，所述第一导电类型mos晶体管将导通，其连接的第二导电类型mos晶体管关断，所述第一导电类型mos晶体管的体端被悬浮；而当所述控制电压为负时，所述第一导电类型mos晶体管将关断，其连接的第二导电类型mos晶体管导通，使所述第一导电类型mos晶体管体端的电位与栅端保持一致为负，进而通过体源之间的负压减小寄生电容对线性度的影响。

当所述射频开关电路用于向外发射射频信号时，为了减小射频开关电路的插入损耗并满足大功率射频信号的发射，并联支路12中可以采用8个或8个以上叠加的第一导电类型mos晶体管，即m＝8或m>8，也就是说，用于输出射频信号的所述射频信号通路的串联支路中的第一导电类型mos晶体管的串联数量均等于8；当所述射频开关电路用于从外部接收射频信号时，为了提高信号的线性度和谐波性能并满足大功率射频信号的接收，并联支路12中可以采用10个或10个以上叠加的第一导电类型mos晶体管，即m＝10或m>10，也就是说，用于输入射频信号的所述射频信号通路的串联支路中的第一导电类型mos晶体管的串联数量均等于10。

请参考图5，在本发明的其他实施例中，当所述射频开关电路用于向外发射射频信号时，信号输出端可以是公共信号输入/输出端(ant)，信号输入端可以有多个，每个信号输入端和公共信号输入/输出端(ant)之间均设置一个并联支路，能够实现多种射频信号的发射，例如同一个天线(公共信号输入/输出端)能够向外发射不同频段的射频信号，例如第一信号输入端(tx)和公共信号输入/输出端(ant)之间设置并联支路12，第二信号输入端(tx)和公共信号输入/输出端(ant)之间设置并联支路32，…，第i信号输入端(tx)和公共信号输入/输出端(ant)之间设置并联支路(2i-1)2，并联支路12接入控制电压v12，并联支路32接入控制电压v32，…，并联支路(2i-1)2接入控制电压vi2，并联支路12、并联支路32、…、并联支路(2i-1)2均接地，且具体电路结构可以相同，也可以不完全相同，每个并联支路的具体电路结构可以采用图2所示的只有一个第一导电类型mos晶体管的并联支路结构，也可以采用图3所示的具有多个叠加的第一导电类型mos晶体管的并联支路12结构，各个并联支路中的叠加的第一导电类型mos晶体管的数量可以完全相同，也可以不完全相同。当所述射频开关电路用于从外部接收射频信号时，信号输入端可以是公共信号输入端(ant)，信号输出端可以有多个，每个信号输出端和公共信号输入端(ant)之间均设置一个串联支路，能够实现多种射频信号的接收，例如同一个天线(公共信号输入/输出端)能够从外部接收不同频段的射频信号，例如第一信号输出端(rx)和公共信号输入端(ant)之间设置并联支路22，第二信号输出端(rx)和公共信号输入端(ant)之间设置并联支路42，…，第k信号输出端(rx)和公共信号输入端(ant)之间设置并联支路2k2，并联支路22有一端接地且有另一端接入控制电压v22，并联支路42有一端接地且有另一端接入控制电压v42，…，并联支路(2k-1)2有一端接地且有另一端接入控制电压vk2，并联支路22、并联支路42、…、并联支路2k2的具体电路结构可以相同，也可以不完全相同，每个串联支路的具体电路结构可以采用图2所示的只有一个第一导电类型mos晶体管的并联支路结构，也可以采用图3所示的具有多个叠加的第一导电类型mos晶体管的并联支路12结构，各个并联支路中的叠加的第一导电类型mos晶体管的数量可以完全相同，也可以不完全相同。也就是说，所述射频开关电路包括多个射频信号通路，每个射频信号通路为设置在相应的信号输入端和公开信号输出端之间的并联支路，每个所述的并联支路分别包括一个第一导电类型mos晶体管或者多个串联在一起的第一导电类型mos晶体管；每个所述的第一导电类型mos晶体管的源端和漏端之间串联有一个源漏电阻，每个所述的第一导电类型mos晶体管的栅端和体端之间连接一个导电类型与所述第一导电类型mos晶体管相反的第二导电类型mos晶体管，所述第二导电类型mos晶体管的源端与所述第一导电类型mos晶体管的体端连接，所述第二导电类型mos晶体管的漏端分别与所述第二导电类型mos晶体管的栅端以及所述第一导电类型mos晶体管的栅端连接，每个所述的第一导电类型mos晶体管的栅端连接一个所述栅极电阻以及将相应的控制电压接入。其中各个第一导电类型mos晶体管连接的第二导电类型mos晶体管均采用二极管接法，当该第一导电类型mos晶体管所在支路的控制电压为正时，所述第一导电类型mos晶体管将导通，其连接的第二导电类型mos晶体管关断，所述第一导电类型mos晶体管的体端被悬浮；而当所述控制电压为负时，所述第一导电类型mos晶体管将关断，其连接的第二导电类型mos晶体管导通，使所述第一导电类型mos晶体管体端的电位与栅端保持一致为负，进而通过体源之间的负压减小寄生电容对线性度的影响。

上述的各个实施例中的射频开关电路1实质上为导截止开关型射频开关电路，并且能够根据施加到相应的并联支路上的控制电压，使从相应的信号输入端延伸到信号输出端的并联支路路径导通/截止。施加到控制电压可以是使相应的并联支路路径截止的“负偏压”，也可以是大于等于0v且小于等于肖特基正向电压的使串联支路路径导通的“正偏压”，所述肖特基正向电压取决于第一导电类型mos晶体管的正向电压，且为大约1v或更低的正偏压。

其中上述各实施例的具有并联支路的射频开关电路中，仅有一条射频开关通路(即并联支路)的射频开关电路为导通开关型单刀单掷(spst)射频开关电路，主要用于控制传输系统中射频信号的通断，有多条射频开关通路(即并联支路)的射频开关电路为导通开关型单刀多掷(spst)射频开关电路，主要用于控制传输系统中射频信号的通断和切换。

请参考图3，本发明的一实施例提供一种射频开关电路，包括第一信号输入端(tx)、公共信号输入/输出端(ant)、第一信号输出端(rx)以及射频信号通路1、2，所述射频信号通路1包括第一信号输入端(tx)、公共信号输入/输出端(ant)以及设置在第一信号输入端(tx)和公共信号输入/输出端(ant)之间的至少一条支路，公共信号输入/输出端可以是天线，所述射频信号通路1是用于向外发射射频信号的发射路径，第一信号输入端(tx)作为一个信号输入端，输入射频信号，公共信号输入/输出端(ant)作为一个信号输出端，向外发射射频信号；所述射频信号通路2包括公共信号输入/输出端(ant)第一信号输出端(rx)以及设置第一信号输出端(rx)和公共信号输入/输出端(ant)之间的至少一条支路，所述射频信号通路2是用于从外部接收射频信号的接收路径，此时公共信号输入/输出端(ant)作为另一个信号输入端，接收外部的射频信号，第一信号输出端(rx)作为另一个信号输出端，向其他电路输送射频信号。

所述射频信号通路1可以具有一个设置第一信号输入端(tx)和公共信号输入/输出端(ant)之间的串联支路11，或者具有一个设置第一信号输入端(tx)和公共信号输入/输出端(ant)之间的并联支路12，或者具有串联支路11和并联支路12，并联支路12的一端接在串联支路11和第一信号输入端(tx)之间，另一端接地；所述射频信号通路2可以具有一个设置公共信号输入/输出端(ant)和第一信号输出端(rx)之间的串联支路21，或者具有一个设置公共信号输入/输出端(ant)和第一信号输出端(rx)之间的并联支路22，或者具有串联支路21和并联支路22，并联支路22的一端接在串联支路21和第一信号输出端(rx)之间，另一端接地。每个串联支路和并联支路可以分别包括一个第一导电类型mos晶体管或者多个串联在一起的第一导电类型mos晶体管；每个所述的第一导电类型mos晶体管的源端和漏端之间串联有一个源漏电阻，每个所述的第一导电类型mos晶体管的栅端和体端之间连接一个导电类型与所述第一导电类型mos晶体管相反的第二导电类型mos晶体管，所述第二导电类型mos晶体管的源端与所述第一导电类型mos晶体管的体端连接，所述第二导电类型mos晶体管的漏端分别与所述第二导电类型mos晶体管的栅端以及所述第一导电类型mos晶体管的栅端连接；每个所述第一导电类型mos晶体管的栅端还通过相应的一个栅极电阻接入相应的控制电压。

当射频开关通路1具有串联支路11和并联支路12、射频开关通路2具有串联支路21和并联支路22时，所述串联支路11可以包括n个串联在一起(即多个叠加的或者多个堆叠的)的第一导电类型mos晶体管n111、n112、…、n11n，n为大于1的自然数，第一导电类型mos晶体管n111的源漏之间连接有源漏电阻r111，第一导电类型mos晶体管n112的源漏之间连接有源漏电阻r112，…，第一导电类型mos晶体管n11n的源漏之间连接有源漏电阻r11n；第一导电类型mos晶体管n111的体栅之间连接有第二导电类型mos晶体管p111的源端，第一导电类型mos晶体管n112的体栅之间连接有第二导电类型mos晶体管p112，…，第一导电类型mos晶体管n11n的体栅之间连接有第二导电类型mos晶体管p11n的源端，第二导电类型mos晶体管p111、p112、…、p11n的栅漏分别短接；第一导电类型mos晶体管n111的栅端连接栅极电阻rg111的一端，第一导电类型mos晶体管n112的栅端连接栅极电阻rg112的一端，…，第一导电类型mos晶体管n11n的栅端连接栅极电阻rg11n的一端，栅极电阻rg111、rg112、…、rg11n的另一端均连接到分压电阻r11的一端，分压电阻r11的另一端接入控制电压v11。所述并联支路12可以包括m个串联在一起(即多个叠加的或者多个堆叠的)的第一导电类型mos晶体管n121、n122、…、n12m，m为大于1的自然数，第一导电类型mos晶体管n121一端接在第一信号输入端(tx)和第一导电类型mos晶体管n111的连接节点上，第一导电类型mos晶体管n121的源漏之间连接有源漏电阻r121，第一导电类型mos晶体管n122的源漏之间连接有源漏电阻r122，…，第一导电类型mos晶体管n12m的源漏之间连接有源漏电阻r12m；第一导电类型mos晶体管n121的体栅之间连接有第二导电类型mos晶体管p121的源端，第一导电类型mos晶体管n122的体栅之间连接有第二导电类型mos晶体管p122，…，第一导电类型mos晶体管n12m的体栅之间连接有第二导电类型mos晶体管p12m的源端，第二导电类型mos晶体管p121、p122、…、p12m的栅漏分别短接；第一导电类型mos晶体管n121的栅端连接栅极电阻rg121的一端，第一导电类型mos晶体管n122的栅端连接栅极电阻rg122的一端，…，第一导电类型mos晶体管n12m的栅端连接栅极电阻rg12m的一端，栅极电阻rg121、rg122、…、rg12m的另一端均连接到分压电阻r12的一端，分压电阻r12的另一端接入控制电压v12，第一导电类型mos晶体管n12m的源端(即不与mos晶体管n12m-1连接的一端)接地。所述串联支路21可以包括p个串联在一起(即多个叠加的或者多个堆叠的)的第一导电类型mos晶体管n211、n212、…、n21p，p为大于1的自然数，第一导电类型mos晶体管n211的源漏之间连接有源漏电阻r211，第一导电类型mos晶体管n212的源漏之间连接有源漏电阻r212，…，第一导电类型mos晶体管n21p的源漏之间连接有源漏电阻r21p；第一导电类型mos晶体管n211的体栅之间连接有第二导电类型mos晶体管p211的源端，第一导电类型mos晶体管n212的体栅之间连接有第二导电类型mos晶体管p212，…，第一导电类型mos晶体管n21p的体栅之间连接有第二导电类型mos晶体管p21p的源端，第二导电类型mos晶体管p211、p212、…、p21p的栅漏分别短接；第一导电类型mos晶体管n211的栅端连接栅极电阻rg211的一端，第一导电类型mos晶体管n212的栅端连接栅极电阻rg212的一端，…，第一导电类型mos晶体管n21p的栅端连接栅极电阻rg21p的一端，栅极电阻rg211、rg212、…、rg21p的另一端均连接到分压电阻r21的一端，分压电阻r21的另一端接入控制电压v21。所述并联支路22可以包括q个串联在一起(即多个叠加的或者多个堆叠的)的第一导电类型mos晶体管n221、n222、…、n22q，q为大于1的自然数，第一导电类型mos晶体管n221一端接在第一信号输出端(rx)和第一导电类型mos晶体管n21p的连接节点上，第一导电类型mos晶体管n221的源漏之间连接有源漏电阻r221，第一导电类型mos晶体管n222的源漏之间连接有源漏电阻r222，…，第一导电类型mos晶体管n22q的源漏之间连接有源漏电阻r22q；第一导电类型mos晶体管n221的体栅之间连接有第二导电类型mos晶体管p221的源端，第一导电类型mos晶体管n222的体栅之间连接有第二导电类型mos晶体管p222，…，第一导电类型mos晶体管n22q的体栅之间连接有第二导电类型mos晶体管p22q的源端，第二导电类型mos晶体管p221、p222、…、p22q的栅漏分别短接；第一导电类型mos晶体管n221的栅端连接栅极电阻rg221的一端，第一导电类型mos晶体管n222的栅端连接栅极电阻rg222的一端，…，第一导电类型mos晶体管n22q的栅端连接栅极电阻rg22q的一端，栅极电阻rg221、rg222、…、rg22q的另一端均连接到分压电阻r22的一端，分压电阻r22的另一端接入控制电压v22，第一导电类型mos晶体管n22q的源端(即不与mos晶体管n22q-1连接的一端)接地。其中，n、m、p、q可以相等，也可以不完全相等，第一导电类型mos晶体管n111、n112、…、n11n、n121、n122、…、n12m、n211、n212、…、n21p以及n221、n222、…、n22q可以均为nmos晶体管，且可以为完全相同的nmos晶体管，也可以为不完全相同的nmos晶体管，第二导电类型mos晶体管p111、p112、…、p11n、p121、p122、…、p12m、p211、p212、…、p21p以及p221、p222、…、p22q可以均为pmos晶体管，且可以为完全相同的pmos晶体管，也可以为不完全相同的pmos晶体管；栅极电阻rg111、rg112、…、rg11n、rg121、rg122、…、rg12m、rg211、rg212、…、rg21p以及rg221、rg222、…、rg22q的阻值可以完全相同，也可以不完全相同，但均为10kω以上阻值的大电阻，例如为50kω及以上的电阻，可以防止由于射频信号的振幅较大而导致串联支路11中单个第一导电类型mos晶体管的栅-源或者栅-漏的结击穿的现象；源漏电阻r111、r112、…、r11n、r121、r122、…、r12m、r211、r212、…、r21p以及r221、r222、…、r22q的阻值可以完全相同，也可以不完全相同，但均为10kω以上阻值的大电阻，例如为50kω及以上的电阻，能够使处于关断状态的各个第一导电类型mos晶体管的源漏电压接地，可以防止任何直流电压从叠加的各个第一导电类型mos晶体管流过，这有助于确保每个处于关断状态的第一导电类型mos晶体管的电压压降均匀分布。栅极电阻和源漏电阻设置可以避免射频信号向偏置电路的泄漏，提高各个第一导电类型mos晶体管的功率处理能力。其中各个第一导电类型mos晶体管连接的第二导电类型mos晶体管均采用二极管接法，当该第一导电类型mos晶体管所在支路的控制电压为正时，所述第一导电类型mos晶体管将导通，其连接的第二导电类型mos晶体管关断，所述第一导电类型mos晶体管的体端被悬浮；而当所述控制电压为负时，所述第一导电类型mos晶体管将关断，其连接的第二导电类型mos晶体管导通，使所述第一导电类型mos晶体管体端的电位与栅端保持一致为负，进而通过体源之间的负压减小寄生电容对线性度的影响。

图3所示的射频开关电路为一种非对称的单刀双掷(spdt)射频收发开关电路,v11和v12、v21和v22分别为使射频开关电路工作在向外发射射频信号和从外部接收射频信号状态的两个互补的控制电压对，在同一时刻保持每个控制电压对的一个控制电压为正电压，另外一个控制电压为负电压，可使公共信号输入/输出端ant(即天线)自由切换在与射频信号通路1(即发射路径)或射频信号通路2(即接收路径)连接的状态。需要说明的是，本方案所提及的所有控制电压对的值，所有电阻的阻值，以及所有mos晶体管的选型，需要根据射频开关电路的具体要求情况来设计。当所述射频开关电路用于向外发射射频信号时，所述射频开关电路处于发射模式，需要导通串联支路11，此时v11接正电压，v12接负电压，v21接负电压，v22接正电压，串联支路11导通，并联支路12关断，串联支路21关断，并联支路22导通，射频信号由一发射机产生并经放大电路处理从第一信号输入端(tx)流入串联支路11，经过公共信号输入/输出端发射出去；当所述射频开关电路用于从外部接收射频信号时，所述射频开关电路处于接收模式，需要导通串联支路21，此时v11接负电压，v12接正电压，v21接正电压，v22接负电压，串联支路11关断，并联支路12导通，串联支路,21导通，并联支路22关断，射频信号从公共信号输入/输出端接收进来之后，经过串联支路21流入到第一信号输入端(rx)，以传入后续的接收机中。

为了减小射频开关电路的插入损耗并满足大功率射频信号的发射，串联支路11和并联支路12中至少叠加8个击穿电压为3.3v的第一导电类型mos晶体管，例如m＝n＝8或m>8且n>8；同时为了提高信号的线性度和谐波性能并满足大功率射频信号的接收，串联支路21和并联支路22中至少叠加10个击穿电压为3.3v的第一导电类型mos晶体管，例如p＝q＝10或p>10且q>10。

请参考图5，在本发明的其他实施例中，所述射频开关电路可以为单刀多掷射频开关电路或多刀多掷射频开关电路，可以包括公共信号输入/输出端(ant)、多个其他的信号输出端以及至少一个其他的信号输入端。每个信号输入端和公共信号输入/输出端(ant)之间均设置一个射频信号通路用于向外发射射频信号，每个信号输出端和公共信号输入/输出端(ant)之间均设置一个射频信号通路用于从外部接收射频信号，能够实现多种射频信号的收发，例如同一个天线(公共信号输入/输出端)能够向外发射和从外部接收不同频段的射频信号。所述其他的信号输入端可以仅包括第一信号输入端(tx)，也可以包括第一信号输入端(tx)、第二信号输入端(tx)、…、第i信号输入端(tx)共i(i为大于1的自然数)个；所述其他的信号输出端可以仅包括第一信号输出端(rx)，也可以包括第一信号输出端(rx)、第二信号输出端(rx)、…、第k信号输出端(rx)共k(k为大于1的自然数)个；第一信号输入端(tx)和公共信号输入/输出端(ant)之间设置射频信号通路1，第二信号输入端(tx)和公共信号输入/输出端(ant)之间设置有射频信号通路3，…，第i信号输入端(tx)和公共信号输入/输出端(ant)之间设置射频信号通路2i-1，第一信号输出端(rx)和公共信号输入/输出端(ant)之间设置射频信号通路2，第二信号输出端(rx)和公共信号输入/输出端(ant)之间设置有射频信号通路4，…，第k信号输入端(tx)和公共信号输入/输出端(ant)之间设置射频信号通路2k，每个射频信号通路可以包括串联支路或者并联支路或者串联支路和并联支路的组合，串联支路设置在相应的信号输入端和信号输出端之间，并联支路一端设置在所述串联支路与相应的信号端之间，另一端接地。例如，射频信号通路1具有串联支路11和并联支路12，串联支路11接入控制电压v11，并联支路12接入控制电压v12；射频信号通路2具有串联支路21和并联支路22，串联支路21接入控制电压v21，并联支路22接入控制电压v22；射频信号通路3具有串联支路31和并联支路32，串联支路31接入控制电压v31，并联支路32接入控制电压v32，射频信号通路4具有串联支路41和并联支路42，串联支路41接入控制电压v41，并联支路42接入控制电压v42，…，射频信号通路2i-1具有串联支路(2i-1)1和并联支路(2i-1)2，串联支路(2i-1)1接入控制电压vi1，并联支路(2i-1)2接入控制电压vi2，射频信号通路2k具有串联支路2k1和并联支路2k2，串联支路2k1接入控制电压vk1，并联支路2k2接入控制电压vk2。各个串联支路的具体电路结构可以相同，也可以不完全相同，每个串联支路的具体电路结构可以采用图1所示的只有一个第一导电类型mos晶体管的串联支路结构，也可以采用图3所示的具有多个叠加的第一导电类型mos晶体管的串联支路11或串联支路21的结构，各个串联支路中的叠加的第一导电类型mos晶体管的数量可以完全相同，也可以不完全相同。各个并联支路的具体电路结构可以相同，也可以不完全相同，每个并联支路的具体电路结构可以采用图2所示的只有一个第一导电类型mos晶体管的串联支路结构，也可以采用图3所示的具有多个叠加的第一导电类型mos晶体管的并联支路12或并联支路22的结构，各个并联支路中的叠加的第一导电类型mos晶体管的数量可以完全相同，也可以不完全相同。也就是说，所述射频开关电路包括多个射频信号通路，每个射频信号通路包括设置在相应的信号输入端和公开信号输出端之间的串联支路和并联支路中的至少一种，每个所述的并联支路或串联支路分别包括一个第一导电类型mos晶体管或者多个串联在一起的第一导电类型mos晶体管；每个所述的第一导电类型mos晶体管的源端和漏端之间串联有一个源漏电阻，每个所述的第一导电类型mos晶体管的栅端和体端之间连接一个导电类型与所述第一导电类型mos晶体管相反的第二导电类型mos晶体管，所述第二导电类型mos晶体管的源端与所述第一导电类型mos晶体管的体端连接，所述第二导电类型mos晶体管的漏端分别与所述第二导电类型mos晶体管的栅端以及所述第一导电类型mos晶体管的栅端连接，每个所述的第一导电类型mos晶体管的栅端连接一个所述栅极电阻以及将相应的控制电压接入。其中各个第一导电类型mos晶体管连接的第二导电类型mos晶体管均采用二极管接法，当该第一导电类型mos晶体管所在支路的控制电压为正时，所述第一导电类型mos晶体管将导通，其连接的第二导电类型mos晶体管关断，所述第一导电类型mos晶体管的体端被悬浮；而当所述控制电压为负时，所述第一导电类型mos晶体管将关断，其连接的第二导电类型mos晶体管导通，使所述第一导电类型mos晶体管体端的电位与栅端保持一致为负，进而通过体源之间的负压减小寄生电容对线性度的影响。

上述的v11和v12、v21和v22、v31和v32、v41和v42、…、vi1和vi2、vk1和vk2分别为使射频开关电路工作在向外发射射频信号和从外部接收射频信号状态的两个互补的控制电压对，在同一时刻保持每个控制电压对的一个控制电压为正电压，另外一个控制电压为负电压，可使公共信号输入/输出端ant(即天线)自由切换在与相应的发射路径或相应的接收路径连接的状态。需要说明的是，本方案所提及的所有控制电压对的值，所有电阻的阻值，以及所有mos晶体管的选型，需要根据射频开关电路的具体要求情况来设计。

以射频开关电路连接公共信号输入/输出端、第一至第i信号输入端以及第一至第k信号输出端，且每个射频信号通路均包括串联支路和并联支路为例，当所述射频开关电路用于向外发射射频信号时，所述射频开关电路处于发射模式，可以导通射频信号通路1，此时v11接正电压，v12接负电压，v21接负电压，v22接正电压，串联支路11导通，并联支路12关断，剩余其他射频信号通路中的串联支路21、31、…、(2i-1)1、2k1的控制电压(v21，v31，…，vi1，vk1等)为负电压，串联支路21、31、…、(2i-1)1、2k1处于关断状态，并联支路22、32、…、(2i-1)2、2k2的控制信号(v22，v32，…，vi2，vk2)为正电压，并联支路22、32、…、(2i-1)2、2k2进入导通状态，射频信号由一发射机产生并经放大电路处理从第一信号输入端(tx)流入串联支路11，经过公共信号输入/输出端发射出去；当所述射频开关电路用于从外部接收射频信号时，所述射频开关电路处于接收模式，可以导通射频信号通路2，此时v11接负电压，v12接正电压，v21接正电压，v22接负电压，串联支路21导通，并联支路22关断，其余的串联支路的控制电压接负电压以处于关断状态，其余的并联支路的控制电压接正电压以处于导通状态，射频信号从公共信号输入/输出端接收进来之后，经过串联支路21流入到第一信号输入端(rx)，以传入后续的接收机中。

为了更好的说明本发明的射频开关电路的技术效果，我们对图3所示的射频开关电路进行了仿真测试，其插入损耗(insertionloss)的仿真曲线如图4a所示，可以看到在频率为900mhz时，插入损耗约为0.27db；其隔离度(isolation)仿真曲线如图4b所示，可以看到在频率为900mhz时，其隔离度为37.7db左右；其开关线性度仿真曲线如图4c所示，输出功率的1db压缩点约为44.5dbm。由此可见，本发明的射频开关电路具有更低的插入损耗和更高的线性度。此外，本发明的射频开关电路可以采用0.13μmsoi工艺设计。

综上所述，本发明的射频开关电路中，每个第一导电类型mos晶体管的源漏之间串联一个源漏电阻，可以防止任何直流电压从所述第一导电类型mos晶体管流过，这有助于确保每个处于关断状态的第一导电类型mos管的电压压降均匀分布；每个第一导电类型mos晶体管的栅体之间增加一个导电类型相反且采用二极管接法的第二导电类型mos晶体管，可以减小寄生电容对线性度的影响，同时避免射频信号向偏置电路的泄漏，提高每个第一导电类型mos晶体管的功率处理能力，降低射频开关电路的插入损耗，提高射频开关电路的线性度和隔离性能。

请参考图6，本发明还提供一种射频开关装置，包括：采用上述各实施例中的电路设计的射频开关电路61；用于输入/输出射频信号的信号输入端和信号输出端；用于向所述射频开关电路的射频信号通路提供控制电压的电压产生电路60，以及用于向所述射频开关电路61提供射频信号或者接收所述射频开关电路61输出的射频信号的功率放大器62。所述电压产生电路60提供的控制电压包括至少一正电压和至少一种负电压。

所述射频开关装置可以为信号发射机，也可以为信号接收机，还可以wie既能发射射频信号又能接收射频信号的信号收发机。所述射频开关装置可以为手持式、头戴式、腕戴式等便携式无线通信设备。

本发明的射频开关装置，由于采用了本发明的射频开关电路，因此具有更低的插入损耗以及更高的线性度和隔离性能。

显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。