一种用于简化同步电路的方法及装置与流程

本申请涉及无线通信技术领域，尤其涉及一种用于简化同步电路的方法及装置。

背景技术：

同步电路在通信系统中的接收机电路中具有举足轻重的作用，是收发系统能够高效、稳定传输的重要保障。

如图1所示的传统方法的同步电路工作原理，本地序列由已知的同步地址(并做bpsk映射，即0映射为-1，1映射为1)构成，输入序列为接收到的gfsk波形，输出是输入序列和本地序列的互相关值。在蓝牙5系统中，对于无编码模式，n＝256；对于有编码模式，n＝2048。假设输入采样点的位宽为w比特，那么，参与互相关操作的输入采样点的比特数为n×w个，这些采样点需要存储在相应的存储单元中。传统方法的同步电路中，输入序列将移位进入长度为n，字宽为w的移位寄存器中，每进来一个gfsk信号采样点，移位寄存器就移入一个新的数据，同时，移出一个最早时间点的数据，然后，将寄存器中的数据和本地的同步序列对应相乘，再求和，得到当前时刻gfsk信号和本地序列的一个互相关值，该互相关值出现的峰值达到最大点的时刻即为输入序列和本地序列达到同步的时刻。

因此，传统的同步方式，需要一个n×w的移位寄存器、n个乘法器、n个加法器，这样直接导致电路面积太大，以及由电路电平翻转造成的电路动态功耗过大，而且每一次的移位操作，带动整个存储单元的移位操作，这使得整个同步电路的功耗大大增加，不利于蓝牙低功耗芯片的实现。

有鉴于此，提供一种能够大幅简化同步电路的方案，同时能够降低接收机同步电路的功耗和成本，是本领域技术人员亟需解决的问题。

技术实现要素：

有鉴于此，本申请提供了一种用于简化同步电路的方法及装置，在大幅简化同步电路基础上，降低接收机同步电路的功耗和成本。

为实现上述目的，本申请提供了以下技术方案：

一种用于简化同步电路的方法，该方法包括：

将输入的gfsk信号采样点存储于静态随机存储器；

根据预设规则读取存储于所述静态随机存储器中的信号采样点；

利用迭代算法计算当前所述信号采样点和本地同步序列的互相关值；其中，初始互相关值设置为零，当前互相关值为上一次互相关值和迭代增量的加和。

优选的，所述静态随机存储器的规格为16*(128w)，其中，w为一个所述gfsk信号采样点的字宽。

优选的，所述根据预设规则读取存储于所述静态随机存储器中的信号采样点包括：

根据先读后写的规则，每次读取一行，直至将存储于所述静态随机存储器中的所需要的信号采样点数据都读取出来。

优选的，当处于8倍的符号过采样率下，无编码模式的蓝牙通信模式时，所述当前互相关值利用如下迭代公式计算：

ck+1′＝δc′k+1+c′k

＝((xk+8-xk)×p0+(xk+16-xk+8)×p1+...+(xk+256-xk+248)×p31)+c′k，

其中，p表示同步地址对应的本地同步序列，xi为输入的gfsk信号采样点，c′k为第k次输出的互相关结果，δc′k+1为所述迭代增量。

优选的，当处于8倍的符号过采样率下，有编码模式的蓝牙通信模式时，所述当前互相关值利用如下迭代公式计算：

c′k+1＝((xk+16-xk)×p0+(xk+32-xk+16)×p2+…+(xk+2048-xk+2032)×p254)+c′k

其中，p4i＝-p4i+2，i＝0，1，2，...63，p表示同步地址对应的本地同步序列，xi为输入的gfsk信号采样点，c′k为第k次输出的互相关结果。

一种用于简化同步电路的装置，该装置包括：

存储单元，用于将输入的gfsk信号采样点存储于静态随机存储器；

读取单元，用于根据预设规则读取存储于所述静态随机存储器中的信号采样点；

计算单元，用于利用迭代算法计算当前所述信号采样点和本地同步序列的互相关值；其中，初始互相关值设置为零，当前互相关值为上一次互相关值和迭代增量的加和。

优选的，所述静态随机存储器的规格为16*(128w)，其中，w为一个所述gfsk信号采样点的字宽。

优选的，所述读取单元具体用于根据先读后写的规则，每次读取一行，直至将存储于所述静态随机存储器中的所需要的信号采样点数据都读取出来。

优选的，当处于8倍的符号过采样率下，无编码模式的蓝牙通信模式时，所述当前互相关值利用如下迭代公式计算：

ck+1′＝δc′k+1+c′k

＝((xk+8-xk)×p0+(xk+16-xk+8)×p1+...+(xk+256-xk+248)×p31)+c′k，

其中，p表示同步地址对应的本地同步序列，xi为输入的gfsk信号采样点，c′k为第k次输出的互相关结果，δc′k+1为所述迭代增量。

优选的，当处于8倍的符号过采样率下，有编码模式的蓝牙通信模式时，所述当前互相关值利用如下迭代公式计算：

c′k+1＝((xk+16-xk)×p0+(xk+32-xk+16)×p2+…+(xk+2048-xk+2032)×p254)+c′k

其中，p4i＝-p4i+2，i＝0，1，2，...，63，p表示同步地址对应的本地同步序列，xi为输入的gfsk信号采样点，c′k为第k次输出的互相关结果。

由以上技术方案可知，本申请提供了一种用于简化同步电路的方法及装置，通过采用静态随机存储器存储gfsk信号采样点，降低了芯片面积，由于不再使用移位寄存器存储单元来存储输入的gfsk信号采样点，因此，避免了由于移位造成的功耗；此外，通过采用迭代的方式计算同步电路中的互相关值，大大简化了电路实现。因此，本申请提供的该方案，不仅简化了电路结构，降低了电路的实现面积以及成本，同时大大降低了电路的动态功耗。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为传统方法的同步电路工作原理图；

图2为无编码模式下蓝牙包结构图；

图3为有编码模式下蓝牙包结构图；

图4为本申请实施例一提供的一种用于简化同步电路的方法的流程图；

图5为本申请提供的一种静态随机存储器的规格示意图；

图6为实施例三提供的一种用于简化同步算法的装置的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明针对蓝牙低功耗标准的四种数据速率模式，设计出一种基于可复用架构的低复杂度、低功耗的同步电路实现方式。如图2和图3所示，图2为无编码模式下蓝牙包结构，图3为有编码模式下蓝牙包结构，图中，crc是循环冗余校验码，ci是编码标志位，term是编码结束符，fec是前向纠错码。同步地址用于接收机对发射机传过来的信息进行同步。对于无编码模式，同步地址为32个符号；对于有编码模式，同步地址为256个符号。接收机的同步电路就是利用这些同步地址来完成符号信息的同步的，进而完成符号的其他一些定时信息的恢复。传统的同步方式，需要一个n×w的移位寄存器，以及需要n个乘法器、n个加法器，这样才可以得到最终的互相关值。这样的电路实现方式带来两个问题：一是电路面积太大，寄存器是由触发器构成，远远大于使用数字eda工具产生的相应大小的静态随机存储器(sram)；二是由电路电平翻转造成的电路动态功耗过大，每一次的移位操作，带来整个存储单元的移位操作，这使得整个同步电路的功耗大大增加，完全不利于蓝牙低功耗芯片的实现。

为实现在大幅简化同步电路基础上，降低接收机同步电路的功耗和成本，本申请提供了一种用于简化同步电路的方法及装置，具体方案如下所述：

实施例一

本申请实施例一提供了一种用于简化同步算法的方法，该方法应用于高斯频移键控通信系统的接收机中，一般情况下，高斯频移键控通信系统的接收机，接收空中信号并通过adc转换为数字信号，然后解调到频域形成gfsk信号波形，这时，接收机的同步电路在多倍符号采样率下，对输入的gfsk信号波形进行同步地址的检测。在本申请中，我们采用比较常见的8倍符号过采样率，当然，其他过采样率可参照此种情况，本发明所述的同步电路的实现方案不受限于符号过采样率。如图4所示，图4为本申请实施例一提供的一种用于简化同步电路的方法的流程图。该方法包括：

s101：将输入的gfsk信号采样点存储于静态随机存储器；

在本申请中，通过静态随机存储器存储输入的gfsk信号采样点。

对于无编码蓝牙模式，需要同时读取的历史采样点个数m＝32，需要的sram规格为8×(32w)；对于有编码蓝牙模式，需要同时读取的历史采样点个数m＝128，需要的sram规格为16×(128w)。其中，w为单个采样点的字宽。为了复用sram，减少存储单元的面积，我们采用的sram规格为16×(128w)，具体规格结构如图5所示。

s102：根据预设规则读取存储于静态随机存储器中的信号采样点；

具体的，根据先读后写的规则，每次读取一行，直至将存储于所述静态随机存储器中的所需要的信号采样点数据都读取出来。

以字为单位，以有编码模式为例，同步电路存储单元的读写规则如下所述：

1.遵循先读后写的规则，即同一个读写时钟下，先读取相应地址的数据，然后再将新的数据写入相应的存储地址，从而避免读写同一地址冲突。

2.每次读取一行，总计128个字，且16行首尾循环读取，即当前读时钟读取第16行的128个字后，在下一个读时钟，读取第1行的128个字，形成一个首尾相接的闭环。

3.每次写入一个字，顺序填满每一列存储单元，然后填充下一列，2048个单元首尾循环写入。

如果是无编码模式，只需使用前8行和前32列存储单元，同步电路存储单元的读写规则入下所述：

1.遵循先读后写的规则。

2.每次读取一行，总计128个字(仅前32个字用于计算互相关值)；8行首尾循环读取。

3.每次写入一个字，顺序填满每一列存储单元，然后填充下一列(总共使用32列)，256个单元首尾循环写入。

根据该存储器结构以及读写规则，也可以衍生出其他规格结构，本发明并不局限于图5所示的存储器结构。例如：

1.存储器也可以为多块(例如两块)，然后拼凑为一块进行操作。

2.存储器也可以更改为其他长宽比例，但是其根本思想是以本发明所述为基础的。

s103：利用迭代算法计算当前信号采样点和本地同步序列的互相关值；

其中，初始互相关值设置为零，当前互相关值为上一次互相关值和迭代增量的加和。

在本申请中使用迭代算法计算互相关值，从而避免了同步电路中n个乘法器、n个加法器的使用，大大简化了电路实现。

由以上技术方案可知，本申请实施例一提供的用于简化同步算法的方法，通过采用静态随机存储器存储gfsk信号采样点，降低了芯片面积，由于不再使用移位寄存器存储单元来存储输入的gfsk信号采样点，因此，避免了由于移位造成的功耗；此外，通过采用迭代的方式计算同步电路中的互相关值，大大简化了电路实现。因此，本申请提供的该方案，不仅简化了电路结构，降低了电路的实现面积以及成本，同时大大降低了电路的动态功耗。

实施例二

在实施例一的基础上，本申请实施例二提供了一种更具体的用于简化同步算法的方法，大体步骤仍参考图4所示。

具体的，同步算法中，为方便起见，本地序列可以用fsk信号来替代(即以符号过采样率复制同步地址序列并做bpsk映射)。下面简要推导一下无编码模式下，计算gfsk信号和本地序列互相关值的迭代公式：

可以得到迭代差值：

所以：

其中，上述公式中p为同步地址对应的8倍符号过采样率的本地同步序列，p为同步地址对应的本地同步序列，xi为输入gfsk信号采样点，c′k为第k次输出的互相关结果。

公式(1)中，表明了迭代算法的迭代关系，不难看出，每一次迭代增量的计算，需要从输入采样点存储单元中均匀抽取相应的输入采样点，抽取规则为每8个采样点抽取一个，当前互相关值为上一次互相关值加上迭代增量，初始互相关值可以设置为零，同时，存储单元初始值也应设置为零。

也就是说，当处于8倍的符号过采样率下，无编码模式的蓝牙通信模式时，所述当前互相关值利用如下迭代公式计算：

ck+1′＝δc′k+1+c′k

＝((xk+8-xk)×p0+(xk+16-xk+8)×p1+...+(xk+256-xk+248)×p31)+c′k，

其中，p表示同步地址对应的本地同步序列，xi为输入的gfsk信号采样点，c′k为第k次输出的互相关结果，δc′k+1为所述迭代增量，k＝1，2，3...。

同理，可以得到有编码模式下，gfsk信号和本地序列互相关值的迭代公式(2)：

c′k+1＝((xk+16-xk)×p0+(xk+32-xk+16)×p2+…+(xk+2048-xk+2032)×p254)+c′k

其中，p4i＝-p4i+2，i＝0，1，2，...，63

公式(2)所示迭代公式考虑到有编码模式的比特映射关系，即：蓝牙系统针对有编码模式规定的将比特0映射为0011，比特1映射为1100。

从公式(2)中可以看出，对于有编码模式，每一次迭代增量的计算，需要从输入采样点存储单元中均匀抽取相应的输入采样点，抽取规则为每16个采样点抽取一个，当前互相关值为上一次互相关值加上迭代增量，初始互相关值可以设置为零，同时，存储单元初始值也应设置为零。

也就是说，当处于8倍的符号过采样率下，有编码模式的蓝牙通信模式时，所述当前互相关值利用如下迭代公式计算：

c′k+1＝((xk+16-xk)×p0+(xk+32-xk+16)×p2+…+(xk+2048-xk+2032)×p254)+c′k

其中，p4i＝-p4i+2，i＝0，1，2，...，63，p表示同步地址对应的本地同步序列，xi为输入的gfsk信号采样点，c′k为第k次输出的互相关结果。

相比于传统的原始算法，我们得到的蓝牙低功耗接收机同步电路已经大大简化。同时结合使用功耗和面积都极具优势的静态存储器来实现公式(1)和(2)的算法，不仅简化了电路结构，降低了电路的实现面积以及成本，同时大大降低了电路的动态功耗。

实施例三

在实施例一的基础上，本申请实施例三提供了一种用于实现其简化方法的装置，应用于高斯频移键控通信系统的接收机中，如图6所示，图6为本申请实施例三提供的一种用于简化同步算法的装置的结构示意图。该简化装置包括：存储单元101、读取单元102和计算单元103，其中，

存储单元101，用于将输入的gfsk信号采样点存储于静态随机存储器；

在本申请中，静态随机存储器的规格可以选用16*(128w)，其中，w为一个所述gfsk信号采样点的字宽，具体本申请不做限定，可以根据实际需要选择，例如在无编码蓝牙模式下，可以选用8×(32w)，或者略大于该规格的静态随机存储器；在有编码蓝牙模式下，可以选用16×(128w)，或者略大于该规格的静态随机存储器。

读取单元102，用于根据预设规则读取存储于静态随机存储器中的信号采样点；

读取单元具体用于根据先读后写的规则，每次读取一行，直至将存储于所述静态随机存储器中的所需要的信号采样点数据都读取出来。

对于静态随机存储器，一次可以读取的一整行的数据，按照实施例一所述的读写规则，可以达到一次性将需要的数据都读取出来，同时写入一个新的采样点数据的要求。

计算单元103，用于利用迭代算法计算当前信号采样点和本地同步序列的互相关值；其中，初始互相关值设置为零，当前互相关值为上一次互相关值和迭代增量的加和。

通过使用迭代算法计算互相关值，从而避免了同步电路中n个乘法器、n个加法器的使用，大大简化了电路实现。

由以上技术方案可知，本申请实施例三提供的用于简化同步算法的装置，通过采用静态随机存储器存储gfsk信号采样点，降低了芯片面积，由于不再使用移位寄存器存储单元来存储输入的gfsk信号采样点，因此，避免了由于移位造成的功耗；此外，通过采用迭代的方式计算同步电路中的互相关值，大大简化了电路实现。因此，本申请提供的该方案，不仅简化了电路结构，降低了电路的实现面积以及成本，同时大大降低了电路的动态功耗。

实施例四

在实施例三的基础上，本申请实施例四提供了一种更具体的简化装置，该装置能够实现实施例二所述的简化方法。该简化装置整体结构如图6所示。具体的，当处于8倍的符号过采样率下，无编码模式的蓝牙通信模式时，所述当前互相关值利用如下迭代公式计算：

ck+1′＝δc′k+1+c′k

＝((xk+8-xk)×p0+(xk+16-xk+8)×p1+...+(xk+256-xk+248)×p31)+c′k，

其中，p表示同步地址对应的本地同步序列，xi为输入的gfsk信号采样点，c′k为第k次输出的互相关结果，δc′k+1为所述迭代增量。

当处于8倍的符号过采样率下，有编码模式的蓝牙通信模式时，所述当前互相关值利用如下迭代公式计算：

c′k+1＝((xk+16-xk)×p0+(xk+32-xk+16)×p2+…+(xk+2048-xk+2032)×p254)+c′k

其中，p4i＝-p4i+2，i＝0，1，2，...，63，p表示同步地址对应的本地同步序列，xi为输入的gfsk信号采样点，c′k为第k次输出的互相关结果。

由以上技术方案可知，本申请实施例四提供的该简化同步算法的装置，通过采用静态随机存储器存储gfsk信号采样点，降低了芯片面积，由于不再使用移位寄存器存储单元来存储输入的gfsk信号采样点，因此，避免了由于移位造成的功耗；此外，通过采用迭代的方式计算同步电路中的互相关值，大大简化了电路实现。因此，本申请提供的该方案，不仅简化了电路结构，降低了电路的实现面积以及成本，同时大大降低了电路的动态功耗。

具体的，各实施例之间相同或相似的部分可相互参考，在本申请中不再赘述。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、物品或者设备中还存在另外的相同要素。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。