本实用新型涉及射频信号处理领域，特别是一种射频收发器芯片。
背景技术：
在工业自动化、雷达制导以及通信电子等诸多领域，射频收发技术有着广泛的应用。相位测量的本质就是检测两路同频率信号的相位差。射频收发器也应用在相位测量中，如何快速、准确地测量出两个信号之间的相位差，一直是测量领域中的一个热点研究课题，在多通道的测相系统的工程应用中，如何能够在更小的体积、更低的功耗、更优的成本下完成相位测量工作也是国内外研究的重点议题，而应用在相位测量中射频收发器的性能则严重关系到相位测量的系统的体积、功耗和成本。
以往射频收发器芯片中会将数字电路和射频电路分开设计，或者是在PCB板上采取严格的隔离措施，这样可以有效的降低数字电路对射频性能的影响，这样的硬件系统就必须要用更多的模拟器件、更大的PCB布局布线空间，造成系统的成本增加和体积增大。
技术实现要素：
本实用新型的目的在于克服现有技术的不足，提供一种射频收发器芯片，该芯片内部完成模拟正交混频、ADC采样、数字滤波抽取和数字信号校正的功能，真正实现了数模一体化设计，通过在数字域的进行正交补偿解决模拟信号正交不平衡的问题，不仅实现零中频采样而且不会有正交不平衡问题。数字域进行信号处理有先天性的优势，不仅可以实现滤波参数重载，还可以进行信号整形和放大处理。
本实用新型的目的是通过以下技术方案来实现的：一种射频收发器芯片，它包括两路射频信号接收通道，每一路射频信号接收通道均包括顺次连接的放大器、混频器、模数转换器、32阶半带抽取滤波器、22阶半带抽取滤波器、11阶半带抽取滤波器、FIR抽取滤波器、通道正交误差校正电路、直流偏置校正电路和数字增益放大电路，放大器对接收的射频信号进行放大并输出两路放大后的信号，两路放大后的信号分别经混频器混频后得到基带的IQ模拟信号，IQ模拟信号分别经模数转换器多倍采样转换为数字信号，数字信号分别经过32阶半带抽取滤波器、22阶半带抽取滤波器和11阶半带抽取滤波器滤波，滤波后的数字信号再分别经过FIR抽取滤波器滤波得到基带IQ数字信号，IQ数字信号经过通道正交误差校正电路完成正交校正，再经过直流偏置校正电路完成直流校正，经过数字增益放大电路完成数字增益处理后得到优化后的IQ数字信号，最后IQ数字信号经数据传输接口输出。
所述的射频信号接收通道还包括低通滤波器，混频器混频后的基带IQ模拟信号经过低通滤波器滤波后再传输到模数转换器转换为数字信号。
所述的混频器将放大后的信号与外供的LO本振信号混频后得到基带的IQ模拟信号。
所述的LO本振信号由外部本振产生。
所述的FIR抽取滤波器为1、2、4倍抽取可设FIR抽取滤波器。
所述的数据传输接口为JESD204B接口。
本实用新型的有益效果是：本实用新型提供了一种射频收发器芯片，该芯片内部就完成了模拟正交混频、ADC采样、数字滤波抽取和数字信号校正的功能，真正实现了数模一体化设计，通过在数字域的进行正交补偿解决模拟信号正交不平衡的问题，不仅实现零中频采样而且不会有正交不平衡问题。数字域进行信号处理有先天性的优势，不仅可以实现滤波参数重载，还可以进行信号整形和放大处理，采用JESD204B高速串行接口实现数据交互。
附图说明
图1为本实用新型的结构框图；
图2为本实用新型的芯片@1210M 输出数据时域和频域波形；
图3为正交校正功能框图；
图4为直流校正功能框图；
图5为本实用新型的芯片@1190M 输出数据时域和频域波形；
图6为本实用新型的芯片@1250M 输出数据时域和频域波形；
图7为本实用新型的芯片@1150M 输出数据时域和频域波形。
具体实施方式
下面结合附图进一步详细描述本实用新型的技术方案，但本实用新型的保护范围不局限于以下所述。
如图1所示，一种射频收发器芯片，它包括两路射频信号接收通道，每一路射频信号接收通道均包括顺次连接的放大器、混频器、模数转换器、32阶半带抽取滤波器、22阶半带抽取滤波器、11阶半带抽取滤波器、FIR抽取滤波器、通道正交误差校正电路、直流偏置校正电路和数字增益放大电路，放大器对接收的射频信号进行放大并输出两路放大后的信号，两路放大后的信号分别经混频器混频后得到基带的IQ模拟信号，IQ模拟信号分别经模数转换器多倍采样转换为数字信号，数字信号分别经过32阶半带抽取滤波器、22阶半带抽取滤波器和11阶半带抽取滤波器滤波，滤波后的数字信号再分别经过FIR抽取滤波器滤波得到基带IQ数字信号，IQ数字信号经过通道正交误差校正电路完成正交校正，再经过直流偏置校正电路完成直流校正，经过数字增益放大电路完成数字增益处理后得到优化后的IQ数字信号，最后IQ数字信号经数据传输接口输出。
所述的射频信号接收通道还包括低通滤波器，混频器混频后的基带IQ模拟信号经过低通滤波器滤波后再传输到模数转换器转换为数字信号。
所述的混频器将放大后的信号与外供的LO本振信号混频后得到基带的IQ模拟信号。
所述的LO本振信号由外部本振产生。
所述的FIR抽取滤波器为1、2、4倍抽取可设FIR抽取滤波器。
所述的数据传输接口为JESD204B接口。
射频收发器芯片接收两个通道射频信号，芯片内部分别与外供的LO本振信号混频后得到基带的IQ模拟信号，模拟IQ信号经ADC多倍采样转换为数字信号，再经过3级的半带抽取滤波，一级的FIR抽取滤波，得到的基带IQ数字信号，在数字域还需要完成正交校正、直流校正和数字增益处理得到优化后的数字IQ信号再通过JESD204B接口输出。模拟正交混频往往会出现IQ信号正交不平衡的问题，然而其优势就在于零中频采样，可以用较低的采样率实现多倍频采样。RFSOC芯片通过在数字域的进行正交补偿解决模拟信号正交不平衡的问题，不仅实现零中频采样而且不会有正交不平衡问题。数字域进行信号处理有先天性的优势，不仅可以实现滤波参数重载，还可以进行信号整形和放大处理。
本申请的射频收发器芯片采用模拟混频的方式将输入信号频率转换到基带，通过改变本振信号的频率，就扩宽的输入信号频带范围。采用这种变频方式，就可以在芯片内部完成频率变换和频带的扩展功能。射频收发器芯片数字信号处理的带宽可以达到100M，在进行宽频带信号测量的时候，在切换本振信号频率时候就可以按照信号的中心频率f0，每次步进100M的递增的方式从低频段测量到高频段。
本实用新型的射频收发芯片集成射频、模数转换、数字信号处理、高速接口这些功能于一个芯片。以往每个功能部件往往就是一个芯片，现在完全将模数集成了，一个芯片就是一个系统，使得应用该芯片的系统体积、功耗、成本大大减小。该芯片分3个Die来设计，其中ADC之间的射频电路属于一个Die，ADC这部分又属于一个Die，后端包含半带抽取滤波器、FIR滤波器、正交校正、数字增益控制、JESD 204B这些数字功能统属于一个Die。
在设计上，射频Die内含放大和混频及滤波，均采用CMOS工艺实现，与单片放大、混频、滤波电路设计一致；ADC这个Die内的设计与最新的1G 14bit ADC设计一致；数字信号处理部分的半带滤波、抽取、FIR滤波、高速JESD接口、正交校正、数字增益控制均是使用专用数字电路放在晶圆Die上来实现，均是通过门电路搭建而成。
由于采用了零中频结构，2路ADC分别来采集I Q信号，这势必会存在IQ电路直流偏置失配、正交特性误差较大的问题，而这些问题可以在数字域通过数字正交校正和直流校正解决。正交校正功能框图如图2所示。
首先由校正PLL产生校正信号，该信号与LO存在一定的频率差、相位差（固定值）；经过射频、ADC、半带滤波和FIR后，给正交校正模块，正交校正模块根据输入的I Q数字信号，将输入的I数字信号乘以IQcal，Q数字信号乘以QQcal，得到校正后的II和QQ信号；需要不断调整IQcal、QQcal信号，使得II 和QQ与我们预先计算好的数据一致，则正交校正完成，保存IQcal、QQcal数据信号。以后任何信号经过QEC模块，均需要乘以IQcal、QQcal数据信号，从而达到对信号的正交校正的目的。
直流偏置校正功能框图如图3所示。首先，校正控制电路控制校正信号产生模块产生校正信号（与本振信号频率一致，相位差固定）给RF模块，经过RF模块下变频得到I Q路信号，这个时候I Q信号均是直流信号；然后通过调整ICal和QCal的值，使得IDC和QDC输出的数字值与预期一致，此时保存ICal和QCal，DC偏置校正完成，注意直流校正一定要在正交校正模块之后。
图4为输入信号1210M @LO=1.2G的输出数据时域和频域波形，图5为输入信号1190M @LO=1.2G的输出数据时域和频域波形，图6位输入信号1250M @LO=1.2G的输出数据时域和频域波形，图7为输入信号1150M @LO=1.2G的输出数据时域和频域波形，从图中可看出，本实用新型的射频收发器芯片实现零中频采样而且不会有正交不平衡问题。