成像像素的制作方法

本申请要求于2015年8月26日提交的美国专利申请14/836,599的权益，该专利申请据此全文以引用的方式并入本文。

技术领域

本发明整体涉及成像系统，更具体地讲，涉及成像像素以及图像传感器。

背景技术：

现代电子设备(诸如移动电话、相机和计算机)通常使用数字图像传感器。成像传感器(有时称为成像器)可由二维图像感测像素阵列形成。每个像素包括光敏层，所述光敏层接收入射光子(光)并将光子转变为电信号。有时，图像传感器被设计为使用联合图像专家组(JPEG)格式将图像提供给电子设备。

像素可为前照式或背照式的。在背照式像素中，可在光敏层下方形成处理电路，使得处理电路不妨碍入射光到达光敏层。然而，某些背照式像素可具有低转换增益，转换增益可被定义为光电二极管所聚积的每单位电荷的电压变化。具有低转换增益的像素可具有过量像素读出噪声和较差像素性能。

因此希望能够为图像传感器提供改善的背照式像素。

技术实现要素：

根据一个方面，提供一种成像像素，包括：上衬底层；下衬底层；所述上衬底层中的浮动扩散区；所述上衬底层中的光电二极管，所述光电二极管耦接到所述浮动扩散区；所述下衬底层中的源极跟随器晶体管；以及所述上衬底层与所述下衬底层之间的互连层，其中所述互连层将所述浮动扩散区直接耦接到所述源极跟随器晶体管。

根据一个方面，提供一种成像像素，包括：第一晶圆；第二晶圆；所述第一晶圆中的浮动扩散区；所述第一晶圆中的光电二极管，所述光电二极管耦接到所述浮动扩散区；以及所述第一晶圆中的重置晶体管，所述重置晶体管耦接到偏置电压输送线路。

根据一个方面，提供一种图像传感器，包括：上衬底；下衬底；所述上衬底中的第一光电二极管，所述第一光电二极管耦接到第一浮动扩散区；所述上衬底中的第二光电二极管，所述第二光电二极管耦接到第二浮动扩散区；以及耦接到偏置电压输送线路的重置晶体管，其中所述重置晶体管耦接到所述第一浮动扩散区和所述第二浮动扩散区。

附图说明

图1是根据本发明实施方案的具有图像传感器的示例性电子设备的示意图。

图2是根据本发明实施方案的具有互连层的示例性像素的横截面侧视图。

图3是根据本发明实施方案的图2的示例性像素的示意图。

图4是根据本发明实施方案的共享重置晶体管的像素的示例性组的横截面顶视图。

图5是根据本发明实施方案的图4的像素的示例性组的示意图。

图6是根据本发明实施方案的共享重置晶体管和浮动扩散区的像素的示例性组的横截面顶视图。

图7是根据本发明实施方案的图6的像素的示例性组的示意图。

图8是根据本发明实施方案的示例性像素的示意图，该像素具有互连层以将转移晶体管耦接到下衬底层中的金属层。

具体实施方式

本发明的实施方案涉及像素具有互连层的图像传感器。图1中示出了具有数字相机模块的电子设备。电子设备10可以是数字照相机、计算机、移动电话、医疗设备或其他电子设备。相机模块12(有时称为成像设备)可包括图像传感器14和一个或多个透镜28。在操作期间，透镜28(有时称为光学器件28)将光聚焦到图像传感器14上。图像传感器14包括将光转换成数字数据的光敏元件(如，像素)。图像传感器可具有任何数量(如，数百、数千、数百万或更多)的像素。典型的图像传感器可(例如)具有数百万的像素(如，百万像素)。例如，图像传感器14可包括偏置电路(如，源极跟随器负载电路)、采样保持电路、相关双采样(CDS)电路、放大器电路、模拟-数字(ADC)转换器电路、数据输出电路、存储器(如，缓冲电路)、寻址电路等。

可将来自图像传感器14的静态图像数据和视频图像数据经由路径26提供给图像处理和数据格式化电路16。图像处理和数据格式化电路16可用于执行图像处理功能，诸如自动聚焦功能、深度感测、数据格式化、调节白平衡和曝光、实现视频图像稳定、脸部检测等。

图像处理和数据格式化电路16也可用于根据需要压缩原始相机图像文件 (例如，压缩成联合图像专家组或JPEG格式)。在典型布置(有时称为片上系统(SOC)布置)中，相机传感器14以及图像处理和数据格式化电路16在共用集成电路上实现。使用单个集成电路来实现相机传感器14以及图像处理和数据格式化电路16可有助于降低成本。不过，这仅为示例性的。如果需要，相机传感器14以及图像处理和数据格式化电路16可使用单独的集成电路来实现。

相机模块12可通过路径18将采集的图像数据传送到主机子系统20(例如，图像处理和数据格式化电路16可将图像数据传送到子系统20)。电子设备10 通常向用户提供许多高级功能。例如，在计算机或高级移动电话中，可为用户提供运行用户应用程序的能力。为实现这些功能，电子设备10的主机子系统 20可包括存储和处理电路24以及输入-输出设备22，诸如小键盘、输入-输出端口、操纵杆和显示器。存储和处理电路24可包括易失性和非易失性的存储器 (例如，随机存取存储器、闪存存储器、硬盘驱动器、固态驱动器等)。存储和处理电路24还可包括微处理器、微控制器、数字信号处理器、专用集成电路或其他处理电路。

图2中示出了图像传感器14的示例性图像像素。像素100可包括两个衬底层。衬底层可为晶圆，这些晶圆为半导体材料层诸如硅层。上衬底层30可连接到下衬底层32。上衬底层30和下衬底层32可为单晶硅或任何其他所需材料。互连层可用于将上衬底层30连接到下衬底层32。互连层34可由导电材料诸如金属形成。在某些实施方案中，互连层可包括焊料。互连层还可为硅通孔(TSV)。

像素100可包括上衬底层30中的光敏层36。光敏层可以是由n型掺杂硅形成的光电二极管。光敏层可被隔离层38围绕。隔离层38可由p型掺杂硅形成。在某些实施方案中，光电二极管可由p型掺杂硅形成，而隔离层可由n型掺杂硅形成。在又一个实施方案中，隔离层38可采用深沟槽隔离(DTI)或者深沟槽隔离和掺杂硅的组合来形成。隔离层38可防止电荷泄漏到相邻的光敏层。

光敏层36可被钝化层40、滤色器层42、平面化层44以及微透镜46覆盖。钝化层40和平面化层44可由介电材料形成。滤色器层42可为更大的滤色器阵列的一部分。例如，图像传感器14中的每个像素可具有单独的滤色器层，该滤色器层属于滤色器阵列的一部分。图像传感器14可包括拜耳滤色器阵列，其中阵列中的垂直和水平相邻的滤色器为不同颜色。拜耳滤色器阵列包括红色、绿色和蓝色滤色器。可在光敏层36上方形成单个红色、绿色、蓝色、青色、洋红色、黄色、近红外、红外或透明滤色器。在某些实施方案中，在光敏层36上方形成的滤色器可具有色光通过的区域以及透明区域(即，可见光谱光通过的区域)。可在图像传感器14中的每个像素上方形成微透镜。每个微透镜可将光引导向相应的光敏层。

光敏层36可包括钉扎层48。钉扎层48可邻近转移晶体管50(TX)、浮动扩散区52(FD)、重置晶体管54(RST)和偏置电压输送线路56(Vaa)。导电层58 可定位在上衬底层和下衬底层两者中(为了简化附图，并未明确标记每一个金属层)。导电层可由金属形成。导电层58可包括电连接到像素100中的其他导电层、互连层34或其他部件的多个通孔和迹线。

下衬底32可包括偏置电压输送线路60(Vaa)、源极跟随器晶体管62(SF)、行选择晶体管(RS)和像素输出线路66(Pixout)。可在下衬底层32中形成附加隔离层38。金属层58可将浮动扩散区52耦接到互连层34。随后互连层可耦接到源极跟随器晶体管62。这样，浮动扩散区52经由导电互连路径直接耦接到源极跟随器晶体管62。互连层34可仅耦接到浮动扩散区52和源极跟随器晶体管 62。互连层34可不耦接到任何附加晶体管或区域。

重置晶体管54和浮动扩散区52可均在上衬底层30中形成，如图2所示。在替代实施方案中，重置晶体管54可在下衬底层中形成，而浮动扩散区52可在上衬底层中形成。然而，在该实施方案中，浮动扩散可经历较高电容。这会影响转换增益，转换增益可被定义为光电二极管所聚积的每单位电荷的电压变化。转换增益可与浮动扩散区52处的有效电容成反比。例如，大有效电容可引起低转换增益，而小有效电容可引起高转换增益。较高转换增益可引起改善的像素响应和较少的像素读出噪声。因此，可能希望浮动扩散区的有效电容较低以确保高转换增益。在上衬底层30中形成重置晶体管54的图2的布置可引起浮动扩散区的低有效电容，从而产生更好的像素性能。

互连层34的另一个优点是它可作为光电二极管36的反射器。当光子通过光电二极管36时，其中一些光子可被光电二极管吸收并转化为电荷。但是，有一些光子可通过光电二极管而未被转化为电荷。这些光子可被互连层34反射出来并朝光电二极管向上游行进。这增加了光子被光电二极管转化为电荷的概率。

图3示出了图2所示的示例性像素的电路。在光电二极管36中聚积的电荷转移到浮动扩散区52之前，可接通重置晶体管54以将浮动扩散区52处的电荷重置为偏置电压Vaa。然后可断开重置晶体管。一旦断开重置晶体管，便可接通转移晶体管50以将光电二极管36中聚积的电荷转移到浮动扩散区52。可在电荷转移完成之后断开转移晶体管。

浮动扩散区52可使用掺杂半导体区域(例如，通过离子注入、杂质扩散或其他掺杂技术形成于硅衬底中的掺杂硅区域)实施。掺杂半导体区域(即浮动扩散区)表现出可用于存储从光电二极管36转移来的电荷的电容。通过源极跟随器晶体管62将与浮动扩散区52上存储的电荷相关联的信号传输至行选择晶体管64。

当需要读出所存储电荷的值(即，由晶体管62的源极S处的信号表示的所存储电荷的值)时，可接通行选择晶体管64。当接通行选择晶体管64时，在输出路径66(Pixout)上产生表示浮动扩散区52上的电荷量的对应信号VOUT。在典型配置中，存在多行和多列像素，诸如在给定图像传感器的图像传感器像素阵列中的像素100。每个输出路径66可耦接到与每列像素相关联的竖直导电路径。

如果需要，可为像素100提供用于实现双转换增益模式的附加晶体管。具体地讲，像素100可按高转换增益模式以及按低转换增益模式操作。如果该附加晶体管被禁用，则像素100将置于高转换增益模式。如果该附加晶体管被启用，则像素100将置于低转换增益模式。该附加晶体管可耦接到电容器。当该附加晶体管接通时，电容器可被切换为使用状态，以向浮动扩散FD提供附加电容。这导致像素100的转换增益较低。当该附加晶体管断开时，电容器的附加负载被移除并且像素恢复到相对更高的像素转换增益配置。

在各种实施方案中，重置晶体管54可由两个、三个、四个或四个以上像素共享。图4示出了共享单个重置晶体管的四个像素的示例性组。每个像素可具有相应光电二极管、浮动扩散区和转移晶体管。像素100-1可包括光电二极管 PD1、转移晶体管TX1和浮动扩散区FD1。像素100-2可包括光电二极管PD2、转移晶体管TX2和浮动扩散区FD2。像素100-3可包括光电二极管PD3、转移晶体管TX3和浮动扩散区FD3。像素100-4可包括光电二极管PD4、转移晶体管TX4和浮动扩散区FD4。

光电二极管PD1、PD2、PD3和PD4可单独地形成并由隔离层38分开。类似地，转移晶体管TX1、TX2、TX3和TX4可单独地形成并由隔离层38分开。浮动扩散区FD1、FD2、FD3和FD4也可单独地形成并由隔离层38分开。

像素100-1、100-2、100-3和100-4可全都共享单个重置晶体管54(RST)。重置晶体管可邻近FD1、FD2、FD3和FD4连续地形成。偏置电压输送线路Vaa 可邻近重置晶体管RST形成。相同的偏置电压输送线路Vaa可用于像素100-1、 100-2、100-3和100-4。

图4的布置允许转移晶体管和浮动扩散区的有效分开，而无需浅沟槽隔离 (STI)。浅沟槽隔离区有时用于将单独的像素与相邻像素分开。然而，STI的存在可引入更高电平的暗电流。通过消除STI区的需要，图4的布置显著减小了像素的暗电流。

图5示出了图4所示的像素的示例性组的电路。每个像素可具有单独的源极跟随器晶体管(SF1、SF2、SF3和SF4)、行选择晶体管(RS1、RS2、RS3 和RS4)和输出(VOUT1、VOUT2、VOUT3和VOUT4)。像素100-1、100-2、100-3 和100-4可各自按与结合图3所述的像素100相同的方式操作。然而，并非每个像素具有单独的重置晶体管，而是每个像素使用相同的重置晶体管RST。

像素100-1、100-2、100-3和100-4可各自具有相应互连层。互连层34-1 可用于将浮动扩散区FD1连接到源极跟随器晶体管SF1。互连层34-2可用于将浮动扩散区FD2连接到源极跟随器晶体管SF2。互连层34-3可用于将浮动扩散区FD3连接到源极跟随器晶体管SF3。互连层34-4可用于将浮动扩散区FD4 连接到源极跟随器晶体管SF4。

图4的行选择晶体管RST可为在中心具有圆形偏置电压层Vaa的圆形晶体管。然而，这些形状仅仅是示例性的，并且图4的每个晶体管和区域可具有任何所需的形状。

除了在多个像素之间共享重置晶体管54之外，浮动扩散区52还可由两个、三个、四个或四个以上像素共享。图6示出了共享单个重置晶体管和单个浮动扩散区的四个像素的示例性组。每个像素可具有相应光电二极管和转移晶体管。像素100-1可包括光电二极管PD1和转移晶体管TX1。像素100-2可包括光电二极管PD2和转移晶体管TX2。像素100-3可包括光电二极管PD3和转移晶体管TX3。像素100-4可包括光电二极管PD4和转移晶体管TX4。

光电二极管PD1、PD2、PD3和PD4可单独地形成并由隔离层38分开。类似地，转移晶体管TX1、TX2、TX3和TX4可单独地形成并由隔离层38分开。

像素100-1、100-2、100-3和100-4可全都共享单个重置晶体管54(RST) 和单个浮动扩散区(FD)。重置晶体管可邻近FD连续地形成。浮动扩散区FD可邻近TX1、TX2、TX3和TX4连续地形成。偏置电压输送线路Vaa可邻近重置晶体管RST形成。相同的偏置电压输送线路Vaa可用于像素100-1、100-2、100-3 和100-4。

与图4的布置类似，图6的布置消除了浅沟槽隔离的需要。这显著减小了像素的暗电流。另外，当该组像素仅有一个浮动扩散区时，仅需要一个互连层将浮动扩散区连接到源极跟随器晶体管。这允许像素尺寸的进一步减小。

由于图6中的每个像素使用相同的浮动扩散区(FD)，因此图6的布置可特别适用于采用合并的应用。例如，浮动扩散区可用于存储来自任何组合的光电二极管PD1、PD2、PD3和PD4的累积电荷。例如，可存储来自PD1和PD4 的累积电荷，来自PD2和PD3的累积电荷，来自PD1、PD2、PD3和PD4的累积电荷，或来自光电二极管的任何其他所需组合的累积电荷。

图7示出了图6所示的像素的示例性组的电路。像素100-1、100-2、100-3 和100-4可全都使用单个源极跟随器晶体管(SF)、单个行选择晶体管(RS)和单个输出(VOUT)。像素100-1、100-2、100-3和100-4可各自按与结合图3所述的像素100相同的方式操作。然而，并非每个像素具有单独的重置晶体管和浮动扩散区，而是每个像素使用相同的重置晶体管RST和相同的浮动扩散区(FD)。

像素100-1、100-2、100-3和100-4可共享单个互连层34。互连层34可用于将浮动扩散区FD连接到源极跟随器晶体管SF。在上衬底层30和下衬底层 32之间仅使用一个互连层可有助于减小该组像素的尺寸。

图6的浮动扩散区FD可为在中心具有圆形重置晶体管和圆形偏置电压层 Vaa的圆形区。然而，这些形状仅仅是示例性的，并且图6的每个晶体管和区域可具有任何所需的形状。

在某些情形中，让转移晶体管50完全在上衬底30中形成(例如，图2-图7)可导致互连布线拥塞。为了给对应于转移晶体管50的互连提供更多空间，转移晶体管50可跨越上衬底层和下衬底层。

图8示出了用于示例性像素的电路，其中转移晶体管50包括上衬底30和下衬底32两者中的金属层。图8中的像素100可具有与图3中的像素100相同的操作方案。然而，在图8中，除了将浮动扩散区52耦接到源极跟随器晶体管 62的互连层34-1之外，还存在将转移晶体管50耦接到下衬底32中的金属层的附加互连层34-2。

将转移晶体管连接到下衬底层中的金属层的互连层可用于多种像素体系结构。在图8中，重置晶体管54被示出为在上衬底层30中形成。然而，重置晶体管54可在下衬底层32中形成。在这些实施方案中，互连层34-1可耦接到源极跟随器晶体管62和重置晶体管两者。在这些实施方案中，附加互连层可将转移晶体管连接到下衬底层32中的金属层。

在本发明的各种实施方案中，成像像素可设置有上衬底层、下衬底层、上衬底层中的浮动扩散区、以及上衬底层中耦接到浮动扩散区的光电二极管。成像像素还可包括下衬底层中的源极跟随器晶体管以及上衬底层与下衬底层之间的互连层。互连层可将浮动扩散区直接耦接到源极跟随器晶体管。成像像素还可包括上衬底层中的重置晶体管、上衬底层中的转移晶体管、以及下衬底层中的行选择晶体管。成像像素还可包括将互连层连接到浮动扩散区的第一金属层以及将互连层连接到源极跟随器晶体管的第二金属层。成像像素可包括重置晶体管，并且互连层可不耦接到重置晶体管。重置晶体管可在上衬底层中形成。互连层可仅耦接到源极跟随器晶体管和浮动扩散区。互连层可包含金属。成像像素可包括上衬底层中的转移晶体管、下衬底层中的金属层、以及将转移晶体管耦接到金属层的附加互连层。

在本发明的各种实施方案中，成像像素可包括第一晶圆、第二晶圆、第一晶圆中的浮动扩散区、第一晶圆中耦接到浮动扩散区的光电二极管、以及第一晶圆中耦接到偏置电压输送线路的重置晶体管。成像像素还可包括第二晶圆中的行选择晶体管、第二晶圆中的源极跟随器晶体管、以及第一晶圆和第二晶圆之间的将浮动扩散区直接耦接到源极跟随器晶体管的互连层。成像像素还可包括第一晶圆中的转移晶体管、第二晶圆中的金属层、以及将转移晶体管耦接到金属层的附加互连层。

在本发明的各种实施方案中，图像传感器可包括上衬底、下衬底、上衬底中耦接到第一浮动扩散区的第一光电二极管、以及上衬底中耦接到第二浮动扩散区的第二光电二极管。图像传感器还可包括耦接到偏置电压输送线路的重置晶体管。重置晶体管可耦接到第一浮动扩散区和第二浮动扩散区。第一浮动扩散区、第二浮动扩散区和重置晶体管可在上衬底中形成。图像传感器还可包括下衬底中的第一源极跟随器晶体管、下衬底中的第二源极跟随器晶体管、将第一浮动扩散区直接耦接到第一源极跟随器晶体管的第一互连层、以及将第二扩散区直接耦接到第二源极跟随器晶体管的第二互连层。图像传感器还可包括下衬底中的第一行选择晶体管和第二行选择晶体管。

前述内容仅是对本发明原理的示例性说明，因此本领域技术人员可以在不脱离本发明的实质和范围的前提下进行多种修改。