图像传感器的制作方法

本实用新型整体涉及成像设备，并且更具体地讲，涉及图像传感器。

背景技术：

图像传感器常常在电子设备诸如移动电话、相机和计算机中用来捕获图像。在典型布置方式中，图像传感器包括被布置成像素行和像素列的图像像素阵列。可将电路耦接到每个像素列以从图像像素读出图像信号。

随着图像传感器的像素分辨率和帧率两者均增大，可用于从图像传感器中的每行读出信号的时间的量减小。如果不小心，则可能没有足够的时间以从图像传感器正确读出信号。在这些情况下，可能不期望地衰减信号，或者可能需要不期望的大的功率消耗水平来读出没有衰减的信号。

因此，期望能够提供改进的读出技术，该读出技术允许在短时间范围期间对未衰减信号进行采样。

技术实现要素：

本申请要解决的技术问题是要提供在短时间范围期间对未衰减信号进行采样的读出技术。

根据本申请的第一方面，提供了一种图像传感器。该图像传感器包括：成像像素；列输出线，列输出线耦接到成像像素列；第一电流源，第一电流源在读出期间耦接到列输出线；第二电流源；和控制电路，控制电路被配置为在读出期间选择性地将第二电流源耦接到列输出线。

根据本申请的第二方面，提供了一种图像传感器，该图像传感器包括：成像像素阵列；列输出线，列输出线耦接到成像像素列；第一电流源；第一晶体管，第一晶体管插置在第一电流源和列输出线之间；第二电流源；第二晶体管，第二晶体管插置在第二电流源和第一晶体管之间；和升压电流控制电路，升压电流控制电路被配置为选择性地使第二晶体管生效。

根据本申请的第三方面，提供了一种图像传感器，该图像传感器包括：被布置成多行和多列的成像像素阵列；多个列输出线，其中，每个列输出线耦接到相应成像像素列；多个第一电流源，其中，每个第一电流源耦接到相应列输出线；多个第二电流源；和多个控制电路，其中，每个控制电路耦接到相应成像像素列，并且其中，每个控制电路被配置为选择性地将相应第二电流源耦接到相应列输出线。

本申请所达到的有益效果为：通过本申请，能够在短时间范围期间对未衰减信号进行采样。

附图说明

图1是根据一个实施方案的具有图像传感器的示例性电子设备的示意图。

图2是根据一个实施方案的用于读出图像传感器中的图像信号的示例性像素阵列以及相关联的读出电路的示意图。

图3是根据一个实施方案的具有成像像素和升压电流控制电路的示例性图像传感器的示意图。

图4是根据一个实施方案的示例性图像传感器的示意图，其示出图3的升压电流控制电路可如何包括比较器和逻辑电路。

图5是根据一个实施方案的用于在读出期间操作图4所示类型的图像传感器的示例性步骤的流程图。

图6是根据一个实施方案的具有钳位电路以及升压电流控制电路的示例性图像传感器的示意图。

具体实施方式

本实用新型的实施方案涉及图像传感器。本领域的技术人员应当理解，本实用新型的示例性实施方案可在不具有一些或所有这些具体细节的情况下实践。在其他情况下，为了避免不必要地模糊本实用新型的实施方案，未详细描述众所周知的操作。

电子设备诸如数字相机、计算机、移动电话和其他电子设备可包括图像传感器，该图像传感器收集入射光以捕获图像。图像传感器可包括像素阵列。图像传感器中的像素可包括光敏元件，诸如将入射光转换成图像信号的光电二极管。图像传感器可具有任何数量(例如，数百或数千或更多)的像素。典型图像传感器可例如具有数十万或数百万像素(例如，数兆像素)。图像传感器可包括控制电路(诸如用于操作像素的电路)和用于读出图像信号的读出电路，该图像信号与光敏元件生成的电荷相对应。

图1是示例性成像和响应系统的示意图，该系统包括使用图像传感器捕获图像的成像系统。图1的系统100可以是电子设备，诸如相机、移动电话、摄像机、或捕获数字图像数据的其他电子设备，可以是车辆安全系统(例如，主动制动系统或其他车辆安全系统)，或者可以是监视系统。

如图1所示，系统100可包括成像系统(诸如成像系统10)和主机子系统(诸如主机子系统20)。成像系统10可包括相机模块12。相机模块12可包括一个或多个图像传感器14以及一个或多个透镜。

相机模块12中的每个图像传感器可相同，或者，在给定图像传感器阵列集成电路中可以有不同类型的图像传感器。在图像捕获操作期间，每个透镜可将光聚集到相关联的图像传感器14上。图像传感器14可包括将光转换成数字数据的光敏元件(即，像素)。图像传感器可具有任何数量(例如，数百、数千、数百万或更多)的像素。典型图像传感器可例如具有数百万的像素(例如，数兆像素)。例如，图像传感器14可包括偏置电路(例如，源极跟随器负载电路)、采样和保持电路、相关双采样(cds)电路、放大器电路、模拟-数字转换器电路、数据输出电路、存储器(例如，缓冲电路)、寻址电路等。

可以将来自相机传感器14的静态图像数据和视频图像数据经由路径28提供给图像处理和数据格式化电路16。图像处理和数据格式化电路16可用于执行图像处理功能，诸如数据格式化、调节白平衡和曝光、实现视频图像稳定、脸部检测等。图像处理和数据格式化电路16也可用于根据需要压缩原始相机图像文件(例如，压缩成联合图像专家组格式或简称jpeg格式)。在典型布置方式(有时称为片上系统(soc)布置方式)中，相机传感器14以及图像处理和数据格式化电路16在共用半导体衬底(例如，共用硅图像传感器集成电路管芯)上实现。如果需要，相机传感器14和图像处理电路16可以形成在单独半导体衬底上。例如，相机传感器14和图像处理电路16可以形成在已堆叠的单独衬底上。

成像系统10(例如，图像处理和数据格式化电路16)可通过路径18将采集的图像数据传送到主机子系统20。主机子系统20可包括处理软件，该处理软件用于检测图像中的物体、检测物体在图像帧之间的运动、确定图像中物体的距离、过滤或以其他方式处理成像系统10提供的图像。

如果需要，系统100可为用户提供许多高级功能。例如，在计算机或高级移动电话中，可为用户提供运行用户应用的能力。为实现这些功能，系统100的主机子系统20可具有输入-输出设备22(诸如小键盘、输入-输出端口、操纵杆和显示器)以及存储和处理电路24。存储和处理电路24可包括易失性存储器和非易失性存储器(例如，随机存取存储器、闪存存储器、硬盘驱动器、固态驱动器等)。存储和处理电路24还可包括微处理器、微控制器、数字信号处理器、专用集成电路等。

图2中示出了图1的相机模块12的布置方式的示例。如图2所示，相机模块12包括图像传感器14以及控制和处理电路44。控制和处理电路44可对应于图1中的图像处理和数据格式化电路16。图像传感器14可包括像素阵列，诸如像素34(在本文中有时称为图像传感器像素、成像像素或图像像素34)的阵列32，并且还可包括控制电路40和42。控制和处理电路44可耦接到行控制电路40，并且可经由数据和控制路径26耦接到列控制和读出电路42。行控制电路40可从控制和处理电路44接收行地址，并可通过控制路径36向图像像素34供应对应行控制信号(例如，双重转换增益控制信号、像素重置控制信号、电荷转移控制信号、光晕控制信号、行选择控制信号或任何其他期望像素控制信号)。列控制和读出电路42可经由一条或多条导线诸如列线38耦接到像素阵列32的列。列线38可耦接到图像像素阵列32中的每列图像像素34(例如，每列像素可耦接到对应列线38)。列线38可用于从图像像素34读出图像信号，并向图像像素34供应偏置信号(例如，偏置电流或偏置电压)。在图像像素读出操作期间，可使用行控制电路40来选择图像像素阵列32中的像素行，并且与该像素行的图像像素34相关联的图像数据可由列控制和读出电路42在列线38上读出。

列控制和读出电路42可包括列电路，诸如用于放大从阵列32读出的信号的列放大器、用于对从阵列32读出的信号进行采样和存储的采样和保持电路、用于将读出的模拟信号转换成对应数字信号的模拟-数字转换器电路、以及用于存储读出信号和任何其他期望数据的列存储器。列控制和读出电路42可通过线26将数字像素值输出到控制和处理电路44。

阵列32可以具有任何数量的行和列。一般来讲，阵列32的大小以及阵列32中的行和列的数量将取决于图像传感器14的特定具体实施。虽然行和列在本文中一般相应被描述为水平和竖直的，但是行和列可以指任何网格状的结构(例如，本文中描述为行的特征部可竖直地布置，并且本文中描述为列的特征部可水平地布置)。

像素阵列32可以设置有滤色器阵列，该滤色器阵列具有多个滤色器元件，该滤色器阵列允许单个图像传感器对不同颜色的光进行采样。例如，诸如阵列32中的图像像素的图像传感器像素可设置有滤色器阵列，该滤色器阵列允许单个图像传感器使用对应的被布置成拜耳马赛克图案的红色、绿色和蓝色图像传感器像素对红光、绿光和蓝光(rgb)进行采样。拜耳马赛克图案由2×2个图像像素的重复单元格组成，其中两个绿色图像像素沿对角线彼此相对，并且邻近与蓝色图像像素沿对角线相对的红色图像像素。在另一个合适示例中，拜耳图案中的绿色像素被替换为具有宽带滤色器元件(例如，透明滤色器元件、黄色滤色器元件等)的宽带图像像素。这些示例仅仅是示例性的，并且一般来讲，可在任何期望数量的图像像素34上方形成任何期望颜色和任何期望图案的滤色器元件。

如果需要，阵列32可以是堆叠管芯布置方式的一部分，其中阵列32的像素34被划分在两个或更多个堆叠衬底之间。在此类布置方式中，阵列32中的每个像素34可在像素内的任何期望节点处被划分在两个管芯之间。举例来说，节点诸如浮动扩散节点可形成在两个管芯之上。包括光电二极管和耦接在光电二极管与期望节点(在本示例中，诸如浮动扩散节点)之间的电路的像素电路可以形成在第一管芯上，并且其余像素电路可以形成在第二管芯上。期望节点可形成在连接两个管芯的耦接结构(诸如导电衬垫、微型衬垫、导电互连结构或导电通孔)上(即，作为该耦接结构的一部分)。在两个管芯结合之前，耦接结构可以在第一管芯上具有第一部分，并且可以在第二管芯上具有第二部分。第一管芯和第二管芯可彼此结合，使得该耦接结构的第一部分和该耦接结构的第二部分被结合在一起并且电耦合。如果需要，耦接结构的第一部分和第二部分可彼此压缩结合。然而，这仅仅是例示性的。如果需要，可以使用任何金属对金属结合技术诸如软钎焊或焊接，来将形成在相应第一管芯和第二管芯上的耦接结构的第一部分和第二部分结合在一起。

如上所述，像素电路中被划分到两个管芯之上的期望节点可为浮动扩散节点。另选地，像素电路中被划分到两个管芯之上的期望节点可为在浮动扩散区与源极跟随器晶体管的栅极之间的节点(即，浮动扩散节点可以形成在其上形成光电二极管的第一管芯上，同时耦接结构可以将浮动扩散节点连接到第二管芯上的源极跟随器晶体管)、在浮动扩散区与转移晶体管的源极-漏极节点之间的节点(即，浮动扩散节点可以形成在光电二极管未位于其上的第二管芯上)、在源极跟随器晶体管的源极-漏极节点与行选择晶体管之间的节点、或像素电路的任何其他期望节点。

一般来讲，阵列32、行控制电路40、列控制和读出电路42以及控制和处理电路44可以被划分在两个或更多个堆叠衬底之间。在一个示例中，阵列32可以形成在第一衬底中，并且行控制电路40、列控制和读出电路42以及控制和处理电路44可以形成在第二衬底中。在另一个示例中，阵列32可以被划分在第一衬底和第二衬底之间(使用上述像素划分方案中的一个像素划分方案)，并且行控制电路40、列控制和读出电路42以及控制和处理电路44可以形成在第三衬底中。

图3是包括成像像素的示例性图像传感器的示意图。如图所示，图像传感器14可包括成像像素34。成像像素34可包括感光元件102(例如，光电二极管)。光敏元件102具有耦接到地的第一端子。光敏元件102的第二端子耦接到转移晶体管104。转移晶体管104利用相关联的浮动扩散电容106耦接到浮动扩散(fd)区fd。重置晶体管108可耦接在浮动扩散区fd与供压线路110之间。供电线路110(有时称为列供电线路110或供压线路110)可提供来自电压源端子142的供电电压(vaa)。光敏元件102可以是掺杂半导体区(例如，在硅衬底中的通过离子注入、杂质扩散或其他掺杂工艺掺杂的区)。浮动扩散区fd也可以是掺杂半导体区。

源极跟随器晶体管114(sf)具有栅极端子，该栅极端子耦接到浮动扩散区fd和重置晶体管108的第一端子。源极跟随器晶体管114还具有耦接到供压线路110的第一源极-漏极端子。源极跟随器晶体管114的第一源极-漏极端子也耦接到升压电流控制电路130。在本申请中，每个晶体管被示出为具有三个端子：源极、漏极和栅极。每个晶体管的源极和漏极端子可根据晶体管的偏置方式和所用晶体管的类型而改变。为简单起见，源极和漏极端子在本文中称为源极-漏极端子或简称为端子。源极跟随器晶体管114的第二源极-漏极端子耦接到行选择晶体管116。采样晶体管116可插置在源极跟随器晶体管114和列输出线118(有时称为列线118)之间。

列输出线118可耦接到电流源，诸如电流源120。电流源可提供第一偏置电流(ibias)。偏置电流使能晶体管124插置在列输出线118和电流源120之间。列输出线118也可耦接到附加电流源，诸如电流源128。电流源128可提供第二偏置电流(iboost)，有时称为升压偏置电流。偏置电流升压使能晶体管126插置在电流源128和偏置电流使能晶体管124之间。

转移晶体管104的栅极端子接收控制信号tx。重置晶体管108的栅极端子接收控制信号rst。行选择晶体管116的栅极端子接收控制信号rs。偏置电流使能晶体管124的栅极端子接收偏置电流使能信号bias_en。偏置电流升压使能晶体管126的栅极端子接收升压使能信号boost_en。可由行控制电路(例如，图2中的行控制电路40)通过控制路径(例如，图2中的控制路径36)来提供控制信号tx、rst和rs。可由控制和处理电路(例如，图2中的控制和处理电路44)通过控制路径(例如，图2中的数据和控制路径26)来提供控制信号bias_en。可由升压电流控制电路130来提供控制信号boost_en。升压电流控制电路130、采样和保持电路122、晶体管124和126以及电流源120和128可全部被视为列控制和读出电路(例如，图2中的列控制和读出电路42)。

当期望对来自浮动扩散区fd的信号进行采样时，可使行选择晶体管116生效。在使行选择晶体管生效之后，采样和保持电路122可用于获得并存储列输出线118的电压，该电压指示浮动扩散区fd上的电压。然而，在使行选择晶体管116生效和列输出线118的电压沉降之间可能存在延迟。该延迟有时可称为沉降时间。通常，沉降时间可与由电流源120和/或128提供的总偏置电流的量值成反比例。

考虑其中仅电流源120用于将电流施加到列输出线的示例(因此，总偏置电流等于ibias)。随着ibias的量值增大，与将电压采样到列输出线118上相关联的沉降时间减小。因此，大的ibias可确保即使在快速帧率和高分辨率下，沉降时间也足够快速以进行未衰减读出。然而，尽管期望地地减小了沉降时间，但增大偏置电流ibias也可不期望地增大功率消耗，降低输出摆幅并增大噪声。

为了在减轻功率消耗的同时减小沉降时间，图3的图像传感器允许使用任选的次级电流源128和升压电流控制电路130来选择性地增大施加到列输出线的总偏置电流。升压电流控制电路130可被配置为选择性地使升压使能晶体管126生效。当使升压使能晶体管126生效时，来自电流源128的偏置电流iboost被施加到列输出线118。因此，施加到列输出线118的总偏置电流从ibias(当未使升压使能晶体管126生效时)增大到ibias和iboost的和(当使升压使能晶体管126生效时)。

升压电流控制电路130可被配置为仅当总偏置电流被识别为太低时才施加电流升压。这确保即使在快速帧率和高分辨率下，沉降时间也足够快速以进行未衰减读出。然而，因为仅在需要时才施加升压电流，因此功率消耗得以最小化。

图4是图3的示例性图像传感器的示意图，其具有用于升压电流控制电路130的一种可能的布置方式的详细描述。如图4所示，升压电流控制电路130可包括比较器132、电阻器138和电阻器140、偏置电压源端子142、电流源144和逻辑电路146。比较器132具有第一输入端子134和第二输入端子136。输入端子134耦接到电阻器138(rshunt_1)，该电阻器有时称为分流电阻器138。输入端子136耦接到电阻器140(rshunt_2)，该电阻器有时称为分流电阻器140。输入端子134可耦接到源极跟随器晶体管114。输入端子136可耦接到电流源144。

电阻器138插置在输入端子134和电压源端子142之间(其将电源电压vaa提供给供电线路110)。电阻器140插置在输入端子136和电压源端子142之间。比较器132的输出被提供给逻辑电路146。逻辑电路146可基于比较器的输出将升压电流使能信号boost_en输出到晶体管126的栅极端子。

电阻器138和电阻器140可具有低电阻率，使得它们不影响读出。任何期望电阻值可用于电阻器138和电阻器140中的每一者。电阻器138的电阻可与电阻器140的电阻相同或可与电阻器140的电阻不同。图4中使用的晶体管的示例仅仅是示例性的。如果需要，可使用能够测量电流的另一种类型的电路部件(例如，二极管连接的晶体管)。

比较器132允许将成像像素的实际供电电流与针对成像像素的目标供电电流进行比较。比较器的输入端子134通过源极跟随器晶体管114耦接到像素。因此，该输入端子测量施加到像素的实际电流。输入端子136耦接到电流源144，该电流源提供偏置电压icomp(有时称为参考电压或比较电压)。偏置电压icomp可被设定为针对流过像素34的电流的目标值。如果实际电流太低，则可将升压电流iboost施加到像素,以帮助列线沉降到其中通过像素的电流等于目标电流值icomp的点。一旦实际电流与目标电流值匹配，就可去除升压电流以节省功率。

逻辑电路146可使用比较器132的输出来确定用于提供给晶体管126的升压使能控制信号boost_en。逻辑电路146有多种可能的方法来使晶体管126生效和失效。在一种可能的场景中，逻辑电路146可在读出周期期间默认为使晶体管126生效。一旦比较器132指示通过像素的实际电流与目标电流匹配，然后逻辑电路146就可使晶体管126失效。

在另一个可能的方案中，逻辑电路146可在读出周期期间默认为使晶体管126失效，并且如果比较器指示实际电流低于目标电流，则逻辑电路146可仅使晶体管126生效以施加升压电流。在这种场景中，逻辑电路可在评估实际电流是否太低之前等待给定延迟时间。例如，逻辑电路默认为关断升压电流，然后在延迟时间之后，如果实际电流仍然低于目标电流，则逻辑电路通过使晶体管126生效来接通升压电流。

逻辑电路146也可在给定读出期间仅将升压使能控制信号接通和关闭一次。这可确保电流源不会以不期望的方式迅速地接通和关闭。

应当理解，图4的仅示出图像传感器中的成像像素中的一个成像像素的示例仅仅是示例性的。图像传感器14包括多个成像像素行和多个成像像素列(如图2所示)。每个列输出线可耦接到相应成像像素列中的每个成像像素的行选择晶体管。类似地，比较器132的输入端子134耦接到相应成像像素列(例如，输入端子134耦接到相应成像像素列中的每个成像像素的源极跟随器晶体管)。

逻辑电路146可包括任何期望部件。例如，逻辑电路146可包括一个或多个与门、一个或多个或门、一个或多个与非门、一个或多个或非门、一个或多个逆变器、一个或多个异或门、一个或多个比较器、一个或多个数字-模拟转换器、一个或多个模拟-数字转换器、一个或多个晶体管等。逻辑电路146可包括数字逻辑部件和/或模拟部件。

采样和保持电路122可包括任何期望部件。例如，采样和保持电路122可包括一个或多个电容器、一个或多个模拟-数字转换器、一个或多个数字-模拟转换器、一个或多个比较器、一个或多个参考电压源等。

由电流源144提供的电流icomp的量值可以是可调的。在图像传感器的操作期间，icomp的量值可被更新为任何期望电流。icomp的量值可由逻辑电路146、由行控制电路40或由图像传感器中的任何其他期望控制电路来调节。在一个示例性示例中，icomp的量值可被设定为等于来自电流源120的ibias的量值。然而，如果需要，可使用其他期望量值。

来自电流源128的电流iboost的量值可大于来自电流源120的电流ibias的量值。iboost可能会超过ibias的两倍、超过ibias的三倍、超过ibias的五倍、超过ibias的十倍、小于ibias的二十倍，介于ibias的两倍和十倍之间，介于ibias的四倍和十二倍之间等。iboost和ibias均可任选地是可调节的。iboost和/或ibias的量值可由逻辑电路146、由行控制电路40、或由在图像传感器中的任何其他期望控制电路来调节。

在一些情况下，ibias可等于0。因此，如果需要，可任选地完全省略电流源120。当ibias等于0时，图像传感器可仅依赖于升压电流iboost以用作列输出线沉降期间的偏置电流。升压电流仍可由逻辑电路146以类似于当ibias大于0时的方式来控制。

如图4所示提供任选的升压电流容量可允许偏置电流ibias低于在不存在升压电流的情况下的偏置电流。这具有降低噪声和允许较大电压摆幅的附加有益效果(因为在采样点处使用了较低的ibias)。

应当理解，每个成像像素列可具有相应升压电流控制电路130。换句话讲，每个像素列将具有单个相应比较器132、相关联的逻辑电路146等。

图5是示出用于在双采样读出期间操作图4的图像传感器的示例性步骤的流程图。在双采样中，在读出期间获得重置值和信号值。然后可在后续处理期间从信号值减去重置值以帮助校正噪声。双采样可以是相关双采样(其中在信号值之前对重置值进行采样)或不相关双采样(其中在对信号值进行采样之后对重置值进行采样)。具体地，结合图5描述了相关双采样读出。然而，应当指出的是，可使用图4的图像传感器来执行其他类型的读出。

在读出之前，光电二极管102可响应于入射光而积聚电荷。当到了发生读出的时间时，可在步骤202处使重置晶体管108生效。使重置晶体管108生效可将浮动扩散区fd重置为重置电压。可在步骤202期间使偏置电流使能晶体管124失效。

在步骤204处，可使行选择晶体管116和偏置电流使能晶体管124生效。使行选择晶体管116和偏置电流使能晶体管124生效可导致列输出线118沉降到输出电压，该输出电压指示浮动扩散区fd上的电压。为了减小列输出线的沉降时间(例如，为了降低列输出线达到输出电压花费的时间的长度)，可任选地在步骤206处施加升压电流iboost。逻辑电路146可使用来自比较器132的输出来确定在步骤206期间何时使升压电流使能晶体管126生效。当使升压电流使能晶体管126生效时，除了来自电流源120的偏置电流之外，来自电流源128的升压电流被施加到列输出线。晶体管124可在整个步骤206中保持生效(例如，即使当使晶体管126失效时，晶体管124仍保持生效)。

在步骤208处，在列输出线118已沉降到输出电压之后，采样和保持电路122可对列输出线电压进行采样和保持。该样本可称为重置样本、重置信号或重置电压(因为列输出线电压指示浮动扩散区fd上的重置电压)。在步骤208期间可禁用升压电流使能晶体管126。

在步骤210处，可使转移晶体管104生效。当使转移晶体管生效时，电荷可从光电二极管102转移到浮动扩散区fd。这导致浮动扩散区处电压的对应变化，从而导致列输出线电压的对应变化。列输出线沉降到新列输出线电压花费的时间的长度又称为沉降时间。为了减小列输出线的沉降时间(例如，为了降低列输出线达到新列输出线电压花费的时间的长度)，可任选地在步骤212处施加升压电流iboost。逻辑电路146可使用来自比较器132的输出来确定在步骤212期间何时使升压电流使能晶体管126生效。当使升压电流使能晶体管126生效时，除了来自电流源120的偏置电流之外，来自电流源128的升压电流被施加到列输出线。晶体管124可在整个步骤212中保持生效(例如，即使当使晶体管126失效时，晶体管124仍保持生效)。晶体管124可在步骤210期间生效，或者可在步骤210期间失效。如果在步骤210期间使晶体管124失效，则可在步骤210的结束处和在整个步骤212中使晶体管124生效。

在步骤214处，在列输出线118已沉降到输出电压之后，采样和保持电路122可对列输出线电压进行采样和保持。该样本可称为积分样本、积分信号、积分电压或信号电压(因为列输出线电压指示积分时间期间在光电二极管中积聚的电荷的量)。在步骤214期间可禁用升压电流使能晶体管126。可在后续处理期间从积分样本减去重置样本，以确定积分时间期间在光电二极管中积聚的电荷的量。

如果需要，图4的图像传感器可包括任选的钳位电路。这种类型的布置方式在图6中示出。图6的图像传感器与图4的图像传感器相同，不同的是图6中添加了钳位使能晶体管152和钳位电压源端子154。钳位使能晶体管152可接收钳位使能信号clamp_en。可由行控制电路(例如，图2中的行控制电路40)通过控制路径(例如，图2中的控制路径36)来提供控制信号clamp_en。钳位电压源端子154可供应钳位电压vclamp。

使钳位使能晶体管152生效可将列输出线夹持到电压vclamp。这可确保列输出线不下降到vclamp以下。钳位晶体管可任选地在图5的步骤202期间生效，在图5的步骤204、206和208期间失效，在图5的步骤210期间生效，并且在图5的步骤212和214期间失效。钳位电压vclamp可以是可调的。例如，vclamp的量值可由逻辑电路146、由行控制电路40或由图像传感器中的任何其他期望控制电路来调节。

在图3、图4和图6中，偏置电流升压使能晶体管126被描绘为插置在电流源128和偏置电流使能晶体管124之间。这个示例仅仅为示例性的。如果需要，偏置升压使能晶体管126可相反插置在电流源128和列输出线118之间(无晶体管124干预)。

应当指出的是，本文像素34的布置方式仅仅是示例性的。一般来讲，任何期望像素电路可与结合图3-图6所示的升压电流控制电路一起使用。除了浮动扩散区之外，像素电路可包括抗晕光晶体管、双转换增益晶体管、双转换增益电容器、一个或多个溢出电容器、一个或多个溢出晶体管、一个或多个电荷存储区等。图3-图6的升压电流控制电路可用于利用卷帘快门(其中每个像素行相继捕获图像)或全局快门(其中图像传感器中的每个像素同时捕获图像)操作的图像传感器中。

根据一个实施方案，图像传感器可包括：成像像素；列输出线，该列输出线耦接到成像像素列；第一电流源，该第一电流源在读出期间耦接到列输出线；第二电流源；和控制电路，该控制电路被配置为在读出期间选择性地将第二电流源耦接到列输出线。

根据另一个实施方案，该图像传感器还可包括晶体管，该晶体管插置在第二电流源和列输出线之间。控制电路可被配置为在读出期间选择性地使晶体管生效。

根据另一个实施方案，图像传感器还可包括附加晶体管，该附加晶体管插置在第一电流源和列输出线之间。晶体管可耦接在附加晶体管和第二电流源之间。

根据另一个实施方案，控制电路可包括包括比较器，该比较器具有耦接到成像像素列的第一输入端子和耦接到第三电流源的第二输入端子。

根据另一个实施方案，控制电路可包括逻辑电路，该逻辑电路从比较器接收输出并将控制信号提供给晶体管的栅极端子。

根据另一个实施方案，第三电流源可耦接到偏置电压源端子，并且具有第一电阻的第一部件可插置在偏置电压源端子和第三电流源之间。

根据另一个实施方案，第二部件可具有第二电阻并且可插置在偏置电压源端子和比较器的第一输入端子之间。

根据另一个实施方案，控制电路可被配置为增大施加到列输出线的总偏置电流，并且可被配置为通过在读出期间将第二电流源耦接到列输出线来减小列输出线的沉降时间。

根据另一个实施方案，控制电路可被配置为在确定列输出线已沉降到输出电压之后使第二电流源与列输出线分离。

根据另一个实施方案，第一电流源可提供具有第一量值的第一偏置电流，第二电流源可提供具有第二量值的第二偏置电流，并且第二量值可以是第一量值的至少三倍。

根据另一个实施方案，图像传感器还可包括：偏置电压源端子，该偏置电压源端子被配置为供应钳位电压；和钳位使能晶体管，所述该钳位使能晶体管插置在列输出线和偏置电压源端子之间。

根据一个实施方案，图像传感器可包括：成像像素阵列；列输出线，该列输出线耦接到成像像素列；第一电流源；第一晶体管，该第一晶体管插置在第一电流源和列输出线之间；第二电流源；第二晶体管，该第二晶体管插置在第二电流源和第一晶体管之间；和升压电流控制电路，该升压电流控制电路被配置为选择性地使第二晶体管生效。

根据另一个实施方案，升压电流控制电路可包括具有第一输入部和第二输入部的比较器，并且该比较器的第二输入部可耦接到偏置电压源端子和第三电流源。

根据另一个实施方案，第三电流源可被配置为提供具有能够调节量值的电流。

根据另一个实施方案，比较器的第一输入部可耦接到偏置电压源端子和成像像素列中的每个成像像素。

根据另一个实施方案，成像像素列中的每个成像像素可具有发光二极管、源极跟随器晶体管、耦接到源极跟随器晶体管的栅极的浮动扩散区、和插置在发光二极管和浮动扩散区之间的转移晶体管。比较器的第一输入部可耦接到成像像素列中的每个成像像素的源极跟随器晶体管。

根据另一个实施方案，升压电流控制电路可包括第一电阻器，该第一电阻器耦接在偏置电压源端子和比较器的第一输入部之间，并且升压电流控制电路可包括第二电阻器，该第二电阻器耦接在偏置电压源端子和比较器的第二输入部之间。

根据另一个实施方案，升压电流控制电路可包括逻辑电路，并且比较器可具有提供给逻辑电路的输出。

根据另一个实施方案，逻辑电路可被配置为将升压电流使能控制信号提供给第二晶体管的栅极端子。

根据一个实施方案，图像传感器可包括：被布置成多行和多列的成像像素阵列；多个列输出线，该多个列输出线各自耦接到相应成像像素列；多个第一电流源，该多个第一电流源各自耦接到相应列输出线；多个第二电流源；和多个控制电路。每个控制电路可耦接到相应成像像素列，并且每个控制电路可被配置为选择性地将相应第二电流源耦接到相应列输出线。

前述内容仅仅是对本实用新型原理的示例性说明，并且本领域技术人员可以进行多种修改。上述实施方案可单个实施或以任意组合方式实施。