一种混合片上网络系统及仲裁方法与流程

1.本技术涉及片上网络技术领域，具体而言，涉及一种混合片上网络系统及仲裁方法。


背景技术：

2.片上网络(noc，network on chip)是soc上的通信网络，noc的主要结构包含星型(star)、交叉(crossbar)、网格(mesh)、总线(bus)和环型(ring)等。
3.mesh网络是一种典型的noc网络，其中2d mesh应用最为广泛。2dmesh的基本结构中每个路由器都对应一个处理节点，除边缘路由器外，每个路由器在上下左右四个方向与其他路由器相连，构成了网状结构。每两个路由器之间的通信路径可以有多条，通过路由算法来选择最优的通信路径。但是，mesh网络不适用于主设备有经常向多个从设备发送广播数据的情况。
4.crossbar结构中主设备同时与多个从设备直接连接，可以同时实现多个主从设备的数据传输，也能实现一个主设备(master)对多个从设备(slave)进行数据广播，其主要面向对超高带宽要求的系统，或者是主设备有经常向多个从设备发送广播数据需求的系统。但这种互连技术的互连线很复杂，对数字后端设计带来很大挑战。
5.因此，现有的片上网络无法在连线较少的情况下实现多个主设备对多个从设备的访问。


技术实现要素：

6.本技术实施例的目的在于提供一种混合片上网络系统及仲裁方法，用以解决现有的片上网络无法在连线较少的情况下实现多个主设备对多个从设备的访问的问题。
7.本技术实施例提供的一种混合片上网络系统，包括：
8.第一mesh网络，包括n个主路由器；n个主路由器中的第i主路由器连接第i主设备；其中，i＝1,2,
…
,n；
9.第二mesh网络，包括m个从路由器；m个从路由器中的第j从路由器连接第j从设备；其中，j＝1,2,
…
,m；
10.第一mesh网络的第a主路由器和第二mesh网络的第b从路由器之间可设置一条连接路径；其中，第a主路由器为n个主路由器中的一个，第b从路由器为m个从路由器中的一个；
11.仲裁模块，用于在第i主设备访问第j从设备的目的地址存在多条路径时，仲裁出第一路径，使得在第i主设备每次访问第j从设备的目的地址，均通过第一路径来实现访问。
12.上述技术方案中，通过在第一mesh网络的第a主路由器和第二mesh网络的第b从路由器之间可设置一条连接路径，使得第一mesh网络的多个主设备能够对第二mesh网络的多个从设备实现访问。并且在任一主设备访问任一从设备时，仲裁模块所仲裁出的第一路径都必定经过一段连接路径，从而简化了路由算法，缩短了计算时间，节约了运算资源。
13.在一些可选的实施方式中，其中，仲裁模块包括：设置于第一mesh网络侧的第一仲裁模块；
14.第一仲裁模块用于：在第i主设备访问第b从设备的目的地址存在多条路径时，仲裁出第三路径，使得在第i主设备每次访问第b从设备的目的地址，均通过第三路径来实现访问。
15.上述技术方案中，第i主设备访问第b从设备的目的地址存在多条路径，即除了第a主设备的其他主设备访问第b从设备。当第i主设备访问第b从设备的目的地址存在多条路径时，设置于第一mesh网络侧的第一仲裁模块只需仲裁出第三路径在第一mesh网络侧的前段路径，即第j主设备到第a主设备的路径，从而简化了路由算法，缩短了计算时间，节约了运算资源。
16.在一些可选的实施方式中，其中，仲裁模块包括：设置于第二mesh网络侧的第二仲裁模块；
17.第二仲裁模块用于：在第a主设备访问第j从设备的目的地址存在多条路径时，仲裁出第二路径，使得在第a主设备每次访问第j从设备的目的地址，均通过第二路径来实现访问。
18.上述技术方案中，第a主设备访问第j从设备的目的地址存在多条路径，即第a主设备访问除第b从设备的其他从设备，原因是，第a主路由器通过唯一的连接路径和第b从设备直接连接，那么，第a主设备访问第b从设备只有唯一的路径。当第a主设备访问第j从设备的目的地址存在多条路径时，设置于第二mesh网络侧的第二仲裁模块只需仲裁出第二路径在第二mesh网络侧的后段路径，即第b从设备到第j从设备的路径，从而简化了路由算法，缩短了计算时间，节约了运算资源。
19.在一些可选的实施方式中，其中，仲裁模块包括：设置于第一mesh网络侧的第一仲裁模块，以及设置于第二mesh网络侧的第二仲裁模块；
20.在第i主设备访问第j从设备的目的地址存在多条路径，且i不等于a，且j不等于b时，第一仲裁模块用于从第i主路由器到第a主路由器之间存在的多条路径中仲裁出第四路径的前段路径，第二仲裁模块用于从第b从路由器到第j从路由器之间存在的多条路径中仲裁出第四路径的后段路径，使得在第i主设备每次访问第j从设备的目的地址，均通过前段路径、连接路径和后段路径来实现访问。
21.上述技术方案中，第i主设备访问第j从设备的目的地址存在多条路径，且i不等于a，且j不等于b，也就是说，第i主设备到第a主设备存在多条路径，第b从设备到第j从设备也存在多条路径。此时，设置于第一mesh网络侧的第一仲裁模块只需仲裁出第四路径在第一mesh网络侧的前段路径，即第j主设备到第a主设备的路径，设置于第二mesh网络侧的第二仲裁模块只需仲裁出第四路径在第二mesh网络侧的后段路径，即第b从设备到第j从设备的路径，从而简化了路由算法，缩短了计算时间，节约了运算资源。
22.在一些可选的实施方式中，仲裁模块用于：
23.对目的地址做crc计算，得到crc校验码；
24.根据crc校验码进行仲裁。
25.上述技术方案中，为了避免写后写的错误，在进行仲裁时，根据目的地址的值来选择一条固定的通信路径。具体地，本实施例中对目的地址做crc计算，根据得到的crc校验码
进行仲裁，能够在实现根据目的地址的值来选择一条固定的通信路径的前提下，避免目的地址的值本身的特征对仲裁结果的影响，例如在一些硬件模块对数据格式的要求下，数据写入的多个地址的最后一位固定为0，若根据目的地址的最后一位仲裁出一条固定路径，那么会将这多个地址均选择同一条固定路径，导致该固定路径上的路由器处于忙碌状态，写入效率会受到影响。
26.在一些可选的实施方式中，其中，n个主路由器之间环形连接，m个从路由器之间环形连接；
27.第i主路由器到第a主路由器之间具有两条路径，前段路径为该两条路径中的一条；
28.第j从路由器到第b从路由器之间具有两条路径，后段路径为该两条路径中的一条。
29.上述技术方案中，n个主路由器之间环形连接，那么除了第a主路由器的其他主路由器到第a主路由器的路径具有两条路径，仲裁时只需在这两条路径中选择一条即可。m个从路由器之间环形连接，那么除了第b从路由器的其他从路由器到第b从路由器的路径具有两条路径，仲裁时只需在这两条路径中选择一条即可。
30.在一些可选的实施方式中，其中，在根据crc校验码进行仲裁中，仲裁模块具体用于：
31.对crc校验码进行按位异或操作，得到计算结果；
32.根据计算结果选择出前段路径和后段路径。
33.上述技术方案中，对crc校验码进行按位异或操作，得到1或者0的计算结果，根据1或者0的计算结果实现从两条路径中选择其中一条。需明确的是，在一些其他实施例中，这里的对crc校验码进行按位异或操作，也可以对crc校验码进行其他运算，例如对crc校验码进行按位同或操作等。
34.本技术实施例提供的一种混合片上网络的仲裁方法，应用于如以上任一的混合片上网络系统，方法包括：
35.在第i主设备访问第j从设备的目的地址存在多条路径时，仲裁出第一路径，使得在第i主设备每次访问第j从设备的目的地址，均通过第一路径来实现访问。
36.上述技术方案中，在任一主设备访问任一从设备时，仲裁模块所仲裁出的第一路径都必定经过一段连接路径，从而简化了路由算法，缩短了计算时间，节约了运算资源。
37.在一些可选的实施方式中，仲裁出第一路径，包括：对目的地址做crc计算，得到crc校验码；根据crc校验码进行仲裁。
38.上述技术方案中，为了避免写后写的错误，在进行仲裁时，根据目的地址的值来选择一条固定的通信路径。具体地，本实施例中对目的地址做crc计算，根据得到的crc校验码进行仲裁，能够在实现根据目的地址的值来选择一条固定的通信路径的前提下，避免目的地址的值本身的特征对仲裁结果的影响，例如在一些硬件模块对数据格式的要求下，数据写入的多个地址的最后一位固定为0，若根据目的地址的最后一位仲裁出一条固定路径，那么会将这多个地址均选择同一条固定路径，导致该固定路径上的路由器处于忙碌状态，写入效率会受到影响。
39.在一些可选的实施方式中，根据crc校验码进行仲裁，包括：对crc校验码进行按位
异或操作，得到计算结果；根据计算结果选择出前段路径和后段路径。
40.上述技术方案中，对crc校验码进行按位异或操作，得到1或者0的计算结果，根据1或者0的计算结果实现从两条路径中选择其中一条。需明确的是，在一些其他实施例中，这里的对crc校验码进行按位异或操作，也可以对crc校验码进行其他运算，例如对crc校验码进行按位同或操作等。
41.本技术实施例提供的一种电子设备，包括：处理器和存储器，所述存储器存储有所述处理器可执行的机器可读指令，所述机器可读指令被所述处理器执行时执行如以上任一所述的方法。
42.本技术实施例提供的一种计算机可读存储介质，该存储介质上存储有计算机程序，该计算机程序被处理器运行时执行如以上任一所述的方法。
附图说明
43.为了更清楚地说明本技术实施例的技术方案，下面将对本技术实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本技术的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
44.图1本技术实施例提供的一种混合片上网络系统的示意图；
45.图2为本技术实施例提供的一种混合片上网络的结构示意图；
46.图3为本技术实施例提供的电子设备的一种可能的结构示意图。
具体实施方式
47.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行描述。
48.请参照图1，图1本技术实施例提供的一种混合片上网络系统的示意图，包括第一mesh网络、第二mesh网络和仲裁模块。
49.其中，第一mesh网络，包括n个主路由器；n个主路由器中的第i主路由器连接第i主设备；其中，i＝1,2,
…
,n。第二mesh网络，包括m个从路由器；m个从路由器中的第j从路由器连接第j从设备；其中，j＝1,2,
…
,m。第一mesh网络的第a主路由器和第二mesh网络的第b从路由器之间可设置一条连接路径；其中，第a主路由器为n个主路由器中的一个，第b从路由器为m个从路由器中的一个。仲裁模块，用于在第i主设备访问第j从设备的目的地址存在多条路径时，仲裁出第一路径，使得在第i主设备每次访问第j从设备的目的地址，均通过第一路径来实现访问。
50.本技术实施例中，通过在第一mesh网络的第a主路由器和第二mesh网络的第b从路由器之间可设置一条连接路径，使得第一mesh网络的多个主设备能够对第二mesh网络的多个从设备实现访问。并且在任一主设备访问任一从设备时，仲裁模块所仲裁出的第一路径都必定经过一段连接路径，从而简化了路由算法，缩短了计算时间，节约了运算资源。
51.在一些可选的实施方式中，其中，仲裁模块包括：设置于第一mesh网络侧的第一仲裁模块，第一仲裁模块用于：在第i主设备访问第b从设备的目的地址存在多条路径时，仲裁出第三路径，使得在第i主设备每次访问第b从设备的目的地址，均通过第三路径来实现访问。
52.本技术实施例中，第i主设备访问第b从设备的目的地址存在多条路径，即除了第a主设备的其他主设备访问第b从设备。当第i主设备访问第b从设备的目的地址存在多条路径时，设置于第一mesh网络侧的第一仲裁模块只需仲裁出第三路径在第一mesh网络侧的前段路径，即第j主设备到第a主设备的路径，从而简化了路由算法，缩短了计算时间，节约了运算资源。
53.在一些可选的实施方式中，其中，仲裁模块包括：设置于第二mesh网络侧的第二仲裁模块，第二仲裁模块用于：在第a主设备访问第j从设备的目的地址存在多条路径时，仲裁出第二路径，使得在第a主设备每次访问第j从设备的目的地址，均通过第二路径来实现访问。
54.本技术实施例中，第a主设备访问第j从设备的目的地址存在多条路径，即第a主设备访问除第b从设备的其他从设备，原因是，第a主路由器通过唯一的连接路径和第b从设备直接连接，那么，第a主设备访问第b从设备只有唯一的路径。当第a主设备访问第j从设备的目的地址存在多条路径时，设置于第二mesh网络侧的第二仲裁模块只需仲裁出第二路径在第二mesh网络侧的后段路径，即第b从设备到第j从设备的路径，从而简化了路由算法，缩短了计算时间，节约了运算资源。
55.在一些可选的实施方式中，其中，仲裁模块包括：设置于第一mesh网络侧的第一仲裁模块，以及设置于第二mesh网络侧的第二仲裁模块。在第i主设备访问第j从设备的目的地址存在多条路径，且i不等于a，且j不等于b时，第一仲裁模块用于从第i主路由器到第a主路由器之间存在的多条路径中仲裁出第四路径的前段路径，第二仲裁模块用于从第b从路由器到第j从路由器之间存在的多条路径中仲裁出第四路径的后段路径，使得在第i主设备每次访问第j从设备的目的地址，均通过前段路径、连接路径和后段路径来实现访问。
56.本技术实施例中，第i主设备访问第j从设备的目的地址存在多条路径，且i不等于a，且j不等于b，也就是说，第i主设备到第a主设备存在多条路径，第b从设备到第j从设备也存在多条路径。此时，设置于第一mesh网络侧的第一仲裁模块只需仲裁出第四路径在第一mesh网络侧的前段路径，即第j主设备到第a主设备的路径，设置于第二mesh网络侧的第二仲裁模块只需仲裁出第四路径在第二mesh网络侧的后段路径，即第b从设备到第j从设备的路径，从而简化了路由算法，缩短了计算时间，节约了运算资源。
57.在一些可选的实施方式中，仲裁模块用于：对目的地址做crc计算，得到crc校验码；根据crc校验码进行仲裁。其中，循环冗余校验(cyclic redundancy check，crc)是一种根据网络数据包或计算机文件等数据产生简短固定位数校验码的一种信道编码技术，主要用来检测或校验数据传输或者保存后可能出现的错误。它是利用除法及余数的原理来实现错误侦测的。crc校验计算速度快，检错能力强，易于用编码器等硬件电路实现。从检错的正确率与速度、成本等方面，都比奇偶校验等校验方式具有优势。因而，crc成为计算机信息通信领域最为普遍的校验方式。crc包含许多版本，如crc-5，crc-8，crc-16等。
58.本技术实施例中，为了避免写后写的错误，在进行仲裁时，根据目的地址的值来选择一条固定的通信路径。具体地，本实施例中对目的地址做crc计算，根据得到的crc校验码进行仲裁，能够在实现根据目的地址的值来选择一条固定的通信路径的前提下，避免目的地址的值本身的特征对仲裁结果的影响，例如在一些硬件模块对数据格式的要求下，数据写入的多个地址的最后一位固定为0，若根据目的地址的最后一位仲裁出一条固定路径，那
么会将这多个地址均选择同一条固定路径，导致该固定路径上的路由器处于忙碌状态，写入效率会受到影响。
59.在一些可选的实施方式中，其中，n个主路由器之间环形连接，m个从路由器之间环形连接；第i主路由器到第a主路由器之间具有两条路径，前段路径为该两条路径中的一条；第j从路由器到第b从路由器之间具有两条路径，后段路径为该两条路径中的一条。
60.本技术实施例中，n个主路由器之间环形连接，那么除了第a主路由器的其他主路由器到第a主路由器的路径具有两条路径，仲裁时只需在这两条路径中选择一条即可。m个从路由器之间环形连接，那么除了第b从路由器的其他从路由器到第b从路由器的路径具有两条路径，仲裁时只需在这两条路径中选择一条即可。
61.在一些可选的实施方式中，其中，在根据crc校验码进行仲裁中，仲裁模块具体用于：对crc校验码进行按位异或操作，得到计算结果；根据计算结果选择出前段路径和后段路径。
62.本技术实施例中，对crc校验码进行按位异或操作，得到1或者0的计算结果，根据1或者0的计算结果实现从两条路径中选择其中一条。需明确的是，在一些其他实施例中，这里的对crc校验码进行按位异或操作，也可以对crc校验码进行其他运算，例如对crc校验码进行按位同或操作等。
63.请参照图2，图2为本技术实施例提供的一种混合片上网络的结构示意图。本实施例中pu0、pu1、pu2和pu3为4个主设备，并且这4个主设备与一个2d mesh网络mesh0互联，网络mesh0中包括4个主路由器(即图2中的00、01、02和03)。m0、m1、m2和m3为4个从设备，并且这4个从设备与另一个2d mesh网络mesh1互联，网络mesh1中包括4个从路由器(即图2中的10、11、12和13)。在两个网络mesh0和mesh1之间设置一条连接路径(路由器02-路由器12)，这样的混合片上网络兼顾了mesh和crossbar两种网络结构的特性，连线较少的情况下也能实现多个主设备对多个从设备的访问。其中，主设备对从设备的访问，例如：主设备为处理单元，从设备为存储单元，处理单元读取存储单元中的数据，或者，处理单元向存储单元写入数据等。
64.本实施例中，当主设备pu0要访问从设备m2时，路由函数会产生“主设备pu0-路由器00-路由器02-路由器03-路由器12-从设备m2”和“主设备pu0-路由器00-路由器01-路由器02-路由器12-从设备m2”两条路径，因此我们需要设计仲裁方法来从两条路径中决定选择哪一条路径。
65.如果考虑仲裁公平性，将连续的写操作交替分配到路径0和路径1，则可能产生写后写的错误。例如：设写数据为16bit位宽，写地址wr_addr[7:0]为8bit。假设第n个cycle写数据0x1234到m2中的地址0x01,第n+1个cycle写数据0x2356也到地址0x01，假设设计仲裁方法将第n个cycle的写访问分配到路径0，那么第n+1个cycle会分配到路径1。当第n个及第n+1个cycle期间路由器03是忙碌状态，则数据0x1234会在路由器处03缓存并等待路由器03可以通过；当路由器01在第n个及第n+1个cycle期间均为空闲状态，那么数据0x2345会先写到地址0x01。这种情况下，数据0x1234在0x2345之后才写到地址0x01，这样便产生了写后写的错误。
[0066]
为避免以上写后写的错误，可以根据写地址的值来选择一条固定的通信路径。例如，按照写地址的最低有效位的奇偶性来进行仲裁：最低有效位为0则仲裁到路径0，最低有
效位为1则仲裁到路径1。该方法会将写地址0x01的写访问一直仲裁到路径1，可以保证同一个写地址会仲裁到固定的路径，避免产生写后写的错误。但是这种方法也存在弊端，例如pu0持续向m2写数据，写地址分别为0x01,0x03,0x05,0x07，这些地址的最低位均为1，因此通信路径会一直被仲裁为路径“主设备pu0-路由器00-路由器01-路由器02-路由器12-从设备m2”。这种情况下，写数据长期依赖路径“主设备pu0-路由器00-路由器01-路由器02-路由器12-从设备m2”下的各个路由器，例如01路由器由于pu1的访问处于忙碌状态时，pu0向m2写数据便会暂停，这种情况下写效率会受到影响，同时由于路径“主设备pu0-路由器00-路由器01-路由器02-路由器12-从设备m2”上的请求未执行，00路由器也会积压访问请求，导致整个mesh 0网络性能降低。
[0067]
对应的，本实施例中，仲裁模块的工作流程具体如下：
[0068]
步骤一：假设写地址为8bit(需要说明的是，本发明对写地址位数没有限制，可以为16bit，32bit等任意数值，仅以8bit为例进行阐述)，选用crc-5版本进行校验计算(也可以选择其他版本，本发明无需验证写地址数据本身的正确性，仅利用其校验码，选择crc-5可以减少硬件资源消耗)，得到5bit的校验码。设写地址为0x34，进行crc-5计算得到校验码为10110；
[0069]
步骤二：对以上校验码进行按位异或操作，得到1bit的计算结果。10110进行按位异或计算，其结果为1；
[0070]
步骤三：根据以上计算结果进行仲裁，若结果为0，则将写该地址的访问仲裁到路径0；若结果为1，则将写该地址的访问仲裁到路径1，例如10110按位异或结果为1，将写地址访问仲裁到路径1。
[0071]
采用写地址的crc校验码来进行仲裁，既可以保证写同一个地址的请求会被仲裁到固定的某条路径，避免产生写后写错误；另外，由于crc检验码的随机性，可以保证仲裁到2条路径的概率较为均衡，不影响mesh网络的性能。其中，crc检验码的随机性是指：crc检验码不具有地址的带有业务理解的特征，crc检验码仅与地址的数值有关。并且，实现该仲裁方式的硬件结构十分简单，对硬件资源的消耗很少，产生的功耗也很低。
[0072]
本技术实施例提供的一种混合片上网络的仲裁方法，应用于如以上任一的混合片上网络系统，该方法具体包括：在第i主设备访问第j从设备的目的地址存在多条路径时，仲裁出第一路径，使得在第i主设备每次访问第j从设备的目的地址，均通过第一路径来实现访问。
[0073]
本技术实施例中，在任一主设备访问任一从设备时，仲裁模块所仲裁出的第一路径都必定经过一段连接路径，从而简化了路由算法，缩短了计算时间，节约了运算资源。
[0074]
在一些可选的实施方式中，仲裁出第一路径，包括：对目的地址做crc计算，得到crc校验码；根据crc校验码进行仲裁。本技术实施例中，为了避免写后写的错误，在进行仲裁时，根据目的地址的值来选择一条固定的通信路径。具体地，本实施例中对目的地址做crc计算，根据得到的crc校验码进行仲裁，能够在实现根据目的地址的值来选择一条固定的通信路径的前提下，避免目的地址的值本身的特征对仲裁结果的影响，例如在一些硬件模块对数据格式的要求下，数据写入的多个地址的最后一位固定为0，若根据目的地址的最后一位仲裁出一条固定路径，那么会将这多个地址均选择同一条固定路径，导致该固定路径上的路由器处于忙碌状态，写入效率会受到影响。
[0075]
在一些可选的实施方式中，根据crc校验码进行仲裁，包括：对crc校验码进行按位异或操作，得到计算结果；根据计算结果选择出前段路径和后段路径。本技术实施例中，对crc校验码进行按位异或操作，得到1或者0的计算结果，根据1或者0的计算结果实现从两条路径中选择其中一条。需明确的是，在一些其他实施例中，这里的对crc校验码进行按位异或操作，也可以对crc校验码进行其他运算，例如对crc校验码进行按位同或操作等。
[0076]
图3示出了本技术实施例提供的电子设备的一种可能的结构。参照图3，电子设备包括：处理器、存储器和通信接口，这些组件通过通信总线和/或其他形式的连接机构(未示出)互连并相互通讯。
[0077]
其中，存储器包括一个或多个(图中仅示出一个)，其可以是，但不限于，随机存取存储器(random access memory，简称ram)，只读存储器(read only memory，简称rom)，可编程只读存储器(programmable read-only memory，简称prom)，可擦除可编程只读存储器(erasable programmable read-only memory，简称eprom)，电可擦除可编程只读存储器(electric erasable programmable read-only memory，简称eeprom)等。处理器以及其他可能的组件可对存储器进行访问，读和/或写其中的数据。
[0078]
处理器包括一个或多个(图中仅示出一个)，其可以是一种集成电路芯片，具有信号的处理能力。上述的处理器可以是通用处理器，包括中央处理器(central processing unit，简称cpu)、微控制单元(micro controller unit，简称mcu)、网络处理器(network processor，简称np)或者其他常规处理器；还可以是专用处理器，包括神经网络处理器(neural-network processing unit，简称npu)、图形处理器(graphics processing unit，简称gpu)、数字信号处理器(digital signal processor，简称dsp)、专用集成电路(application specific integrated circuits，简称asic)、现场可编程门阵列(field programmable gate array，简称fpga)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。并且，在处理器为多个时，其中的一部分可以是通用处理器，另一部分可以是专用处理器。
[0079]
通信接口包括一个或多个(图中仅示出一个)，可以用于和其他设备进行直接或间接地通信，以便进行数据的交互。通信接口可以包括进行有线和/或无线通信的接口。
[0080]
在存储器中可以存储一个或多个计算机程序指令，处理器可以读取并运行这些计算机程序指令，以实现本技术实施例提供的仲裁方法。
[0081]
可以理解的，图3所示的结构仅为示意，电子设备还可以包括比图3中所示更多或者更少的组件，或者具有与图3所示不同的结构。图3中所示的各组件可以采用硬件、软件或其组合实现。电子设备可能是实体设备，例如pc机、笔记本电脑、平板电脑、手机、服务器、嵌入式设备等，也可能是虚拟设备，例如虚拟机、虚拟化容器等。并且，电子设备也不限于单台设备，也可以是多台设备的组合或者大量设备构成的集群。
[0082]
本技术实施例还提供一种计算机可读存储介质，该计算机可读存储介质上存储有计算机程序指令，所述计算机程序指令被计算机的处理器读取并运行时，执行本技术实施例提供的仲裁方法。例如，计算机可读存储介质可以实现为图3中电子设备中的存储器。
[0083]
在本技术所提供的实施例中，应该理解到，所揭露装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可
以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
[0084]
另外，作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
[0085]
再者，在本技术各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。
[0086]
在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
[0087]
以上所述仅为本技术的实施例而已，并不用于限制本技术的保护范围，对于本领域的技术人员来说，本技术可以有各种更改和变化。凡在本技术的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本技术的保护范围之内。