专利名称：母线连接多个低速接口电路的多路装置的制作方法
技术领域：
本发明是关于数字通讯网络中执行多个低速传输通路与高速传输通路之间数字信号的多路化及分配的多路复用装置。
在数字通讯网络中，为执行多个低速传输通路与高速传输通路之间数字信号的多路化及分配的现有多路复用装置的有关技术，例如在寺西、北村的“数字网络传输设置的设计”(电气通信协会)等著作中均有描述。
图15中就表明这种现有技术的多路化装置的组成。
如图中所示、多路化装置40由接受低速传输通路，对适应多重化的信号进行转换及逆转换的低速接口单元43，收集低速接口单元43送出的信号、执行多路分配转换的多路分配单元44，和承担与高速传输通路接口的高速接口单元45所组成。
而且图示的多路分配单元44依靠个别的信号线来执行由各个低速接口43接收信号。
这样，如图16中所示，被输入到多重化装置的低速数字信号(输入信号A、B、C)是由各自对应的低速接口单元43作过与装置内所持有的基准相位同步处理之后，被送至多路分配单元44的。在多路分配单元44中，借助使高速传输电路42同步的时钟，逐次地读出低速接口单元发送的信号，由对多个低速数字信号进行多路化处理来使其变换成为多路信号，输出到高速传输电路42。
而由高速传输电路42输入的高速数字信号则与上述相反地由多路分配单元进行分配处理。由低速接口单元43分别输出到对应的低速传输电路。
由此可见，在现有的多路化装置中，多路分配单元44要每次接受低速接口单元43各个信号。
可是，在这样的结构中，必须在各低速接口单元43的多路化装置内各个地设置与多路分配单元44的连接点。
因此，多路化装置就越来越大。而且由单个的设置的连接点所构成的多重化单元44与各个低速接口单元43的关系，在具有一定的程度的规定时，就难以灵活地进行多路化和分配处理。
所以本发明的目的就是提供具有较大灵活性地执行多路化信号分配任务的，适宜于较小型结构的多路化装置。
为实现上述目的，本发明所提供的多路装置连通传输数字信号的多个低速传输通道与传输n级电平组的数字信号帧的高速传输通道，在通过所连接的多个低速传输通道传送的多个数字信号与由高速传输通道传送的n级电平组的数字信号帧之间作多路化及分配处理，其特点在于它具有分别连接所述低速传输电路的多个低速接口电路、分别与所述多个低速接口电路中一个以上的所述低速接口电路作母线连接并传送K(k＜n)级电平组的数字信号帧的多个多路化母线、连接所述多个多路化母线与传送n级电平组的数字信号帧的高速信号线并在由所连接的所述多个多路化母线所传送的多个k级电平组的数字信号帧与由高速信号线传送的n级电平组的数字信号帧间作多路化及分配处理的多路分配单元、为将所述n级电平组的数字信号帧连通到所述高速传输通道的高速接口电路、以级针对各低速接口电路为连接对应接口电路的多路化母线上所述K级电平组的数字信号帧分派时隙的分派单元;
所述多个低连接口电路，将存有由所连接的低速传输通道所传送的数字信号的m(m≤k)级电平组的数字信号帧，在相应的低速接口电路所连接的多路化母线上的所述k级电平组的数字信号帧的分配给该相应低连接口电路的时隙加以输出;并由相应的低速接口电路连接的多路化母线上的所述k级电路平组的数字信号帧的分配给该相应低速接口电路的时隙，分解出m级电平组的数字信号帧，输出到接纳m级电平组的数字信号帧中的数字信号的所述低速传输通道。
根据本发明的多路化装置，由多路化母线作母线连接多个低连接口电路，就可采用能分配给多路化母线上的任一低速接口电路的时隙来将各个低速接口电路与多路分配单元连接。
因此，能使装置小型化，而且关于低速接口电路的安装，除了能减少限制外，还能实现具有更大灵活性的多路化和分配操作。
图1为说明本发明第一实施例相关的多路化装置的组成的方框图;
图2为说明本发明第一实施例多路化装置的操作示例的时序图;
图3为本发明第一实施例多路化装置中采用的信号帧的格式说明图;
图4为说明本发明第一实施例多路化装置的另一操作示例时序图;
图5为说明本发明第二实施例有关的多路化装置的组成的方框图;
图6为说明本发明第二实施例的多路化装置的操作示例的时序图;
图7为说明本发明第三实施例有关的多路化装置的组成的方框图;
图8为说明本发明第三实施例多路化装置发送信号侧操作示例的时序图;
图9为说明本发明第三实施例多路化装置接收信号侧操作示例的时序图;
图10为本发明第三实施例多路化装置中的信号流通方式的说明图;
图11为说明本发明第四实施例有关的多路化装置的组成的方框图;
图12为本发明第四实施例多路化装置中的信号流通方式的说明图;
图13为表示采用本发明实施例有关的多路化装置组成的网络结构的方框图;
图14为说明本发明实施例的多路化装置并行通讯操作的时序图;
图15为表示现有的多路化装置的组成的方框图;和图16为该发明现有多路化装置的操作的时序图。
下面以一适用于SONET(SynchrousOpticalNETwork同步光网络)的举例来说明有关本发明的多路化装置的实施例。
这里SONET是美国Bell公司提出的宽频带ISDN(B-ISDN)的具体实例。
首先对有关本发明的多路化装置的第一实施例进行说明。
图1表示此第一实施例多路化装置的结构。
图1中，8为低速传输通道，1、2为传送低速传输通道8的信号被多路化后的一次多路信号的多路化母线，12为传送将一次多路化信号再次多路化的二次多路化信号的高速信号线，11为高速传输通道。
而3为连接各种低速数字传输通道的低速接口电路基板，4为对多路化母线1、2上的一次多路化信号及高速信号线12上的二次多路化信号之间进行多路化及分配处理的高速多路分配单元，10为承担在高速传输通道11与高速信号之间作接口变换的高速接口单元。
在低速接口电路基板3中，5为承担与低速侧传输通道相接口的低速接口电路，6为对在上行方向多路化母线1上的一次多路化信号中被分配的时隙输出由低速侧传输通道8所接收的低速数字信号，和在下行方向多路化母线2上的一次多路化信号中被分配的时隙接收所存在送往低速侧传输通道8的数字信号进行控制的控制电路，7为承担数字信号多重化母线1、2上的接口任务的缓冲电路。低速接口电路5进行在低速侧传输通道8上的信号与多路化母线1、2上的信号之间的速度转换和形式变换。在多重化母线1、2上，以规定形式的帧为单元对数字信号作多路化处理。关于这一点下面再述。
在图1中，由低速侧传输通道8输入的低速数字信号为低速侧接口电路5改变信号形式，在母线控制电路6的控制下，在上行方向多路化母1线上的一次多路化信号中所指定的时隙作多路化运行。高速多路单元4接受多个上行方向多路化母线1上的一次多路化信号，并将其各路化至所规定的信号电平，作为二次多路化信号输出给带有高速传输通道接口的高速接口电路单元10。高速接口单元10由高速多路单元4传来的二次多路化信号，作与高速传输通道11的接口相匹配的变换，并将此信号输出到高速传输通道11。
相反，多路化装置所接收的该高速传输通道的信号则由高速接口单元10接受，在输出时作过逆变换后，被作为二次多路化信号送至高速多路分配单元4。高速多路分配单元4将二次多路化信号分解为多个一次多路化信号，分别输送到规定的下行方向的多路化母线2上。低速接口电路基板3将下行方向多路化母线2上，被指定的时隙信号输入，由低连接口电路5将其变换成与低速侧传输通道相适配的数字信号，被作为低速数字信号送到的低速侧传输通道8。
为此，采用图2来对各低速接口电路基板3上的母线控制电路6所执行的，对数字化信号向多路化母线1上的一次多路化信号作系统化处理、由多路化母线1上的一次多路化信号分离数字信号的控制加以说明。
在图2中分别指定的各控制信号是CLK是与多路化母线1、2同步的时钟;FP是表示多路化母线上帧的起始位置的帧脉冲;BUS.DAT是多路化母线1或多路化母线2上的一次多路化信号;BUSCNT1-7是分别指定各自不同的7个低速接口基板3上被分别分配的7个时隙的定时信号。BUSCNT1-7的分配相应时隙的7个低速接口基板3的母线控制电路6。是分别相应设定各自生成的。而且这种设定很容易更改。
被分配给对应于BUSCNT1的时隙的低速接口电路基板3以BUSCNT1所指明的定时信号控制母线缓存器7，将低速接口电路5来的信号输出到多路化母线1。
而被分配以与BUSCNT1的对应时隙的低速接口电路基板3的低速接口电路5，在BUSCNT1的批定的定时信号期间由多重化母线2上输入信号。而且各低速接口基板3，也可以各不相同的定时信号来对多路化母线1和多路化母线2，亦即输出和输入，进行工作。这种情况下，生成二个不同的定时控制信号BUSCNT，输出和输入时各采用一个。
这是，在本实施例1中，各低速接口电路基板3均有四条连线来接受作为一级群传送线路的1.54Mb/s(DSL)。
各低速接口电路基板3的低速接口电路，将各连线的信号存入图3(a)所示的VT1.5/TU-11信号帧中，对四条连线作图示那样的多路化，构成图3(b)所示的VTGroup/TUG2信号帧。图3(a)VT1.5/TU-11信号帧的一个分区表示一个八进数。
而且由多路化母线1、2对7个低连接口电路基板输出的7个VTGroup/TUG2信号帧作图示那样的多路化，将构成51.84Mb/s的STS-1/STM-0信号帧。
多路化分配单元4，以在所连接的多个多路化母线1、2上的STS-1/STM-0信号帧与将N个STS-1/STM-0信号帧多路化的N×51.84Mb/s的STS-N信号帧之间相同步的八进制多路方式进行多路分解。
然后前述7个低速接口电路基板3与分配给它们的多路化母线1、2上的时隙之间的关系是可以如图4所示那样随以改变设定的。
并且也可以给同一低速接口电路基板3分配以多个时隙，亦即多个VTGroup/TUG2信号帧。
从而，可将连接DSI(1.544Mb/S)、DS2(6.312Mb/s)DS3(44.736Mb/s)、OC1(51.84Mb/s)等的各种低速接口电路3，在不超过采用一个多路化母线1、2的整个低速接口电路基板3的低速传输通道8侧的总线路的容量范围内，连接到相同系统的多路化母线1、2上可随意利用。而且先前图3中所示的对多路化母线1的多路化方式，亦符合对采用SONET中的DS1(1.54Mb/s)、DS2(6.312Mb/s)，DS3(44.736Mb/s)光导的OC1(51.84Mb/s)的STS-1/STM-0信号帧作多路化的规定。
下面对有关本发明的多路化装置的第二实施例加以说明。
图5中表示本发明第二实施例的多路化装置的构成。
如图示、本第二实施例是采用前述STS-1电平的多路化母线1、2连接分别有OC-1(51.84Mb/s)一系统的多个低速接口电路基板3R。
虽然通常以OC-1作为一个系统的多路化母线1、2总是满载的，但在本实施例中将组成STS-1信号帧的28个VT1.5/TU-11信号帧分割后分配给各OC-1，而仅只传送分配给相当于各OC-1的VT1.5/TU-11信号帧量。由此而可能以光导来延长连线，以实现光纤扩展(FiberEx tension)功能。
图5中OC-1(51.84Mb/S)-系统，采用各自连接2个低速接口电路基板3a、将VT1.5(DS-1)具有28连线的STS-1电平信号一方面分配给a连线、另一方面分配给b连线(但a+b≤28)。
这一分配数和分配的VT1.5(DS-1)信号帧，如图6所示，仅仅由改变各母线控制电路6所发出的控制信号BVSCNT的定时信号，就可能自由地设定。
连接一个系统OC-1的接口电路基板3a也可作为二路化结构。
因此，如采用本第二实施例STS-1信号帖，每当任意个VT1.5(DS-1)信号帧摇摆空隙在采用光导的不同地点，均可按原样进行中继传送。
下面对有关本发明的第三实施例如此说明。
图7表示本第三实施例多路化装置的结构。
如图所示，此第三实施例多路化装置是在前述第一实施例的多路化装置中增加一进行时隙更换的时隙变换单元9。
这样，在只采用在高速传输通道上，所分配的时隙的多路插入式的多路化装置中，就不必采用通常的分路插入整个线路。从而要生成未经使用的时隙。
由此在本实施例中，利用这种未使用的时隙，在低速接口电路基板3之间进行连接，来实现在连接到多路化装置的低速传输通道8之间设置连接线的功能(U形连接功能)。
亦就是说，设置连线的低速数字信号输入的一方的低速接口电路零板3，将其如前述那样多路化处理成为多路化母线1上的一次多路化信号。此一次多路化信号，在高速多路分配单元4被多路化成为二次多路化信号，输入到时隙变换单元9。时隙变换单元9，将输入的二次多路化信号电的设定连线的低速数字信号，替换为下行方向一次多路化信号设定连线前未使用的时隙，再返回到高速多路分配单元4。
这一信号由高速多路分配单元4分解成为一次多路化信号，分别输出到多个多路化母线1-3。
而输入此设定连线的低速数字信号的另一方的低速接口电路基板3，如前述那样，输入多路化母线上的任一时隙，将之输入到所连接的低速传输通道8。
图8、9中表示第三实施例中的多路化母线1、2上的情况。
在图8、9中，为说明清楚起见，分别作出了各多路化母线1、2(各多路化母线＃)在分别连接其低速接口电路基板＃1、＃2时的情况。
如图8所示，依靠连接到多路化母线＃2(1)的第二低速接口电路基板3，多路化母线＃2(1)上经多路化的DATA2-2由高速多路分配单元4多路化处理成为二次多路化信号，输入到时隙变换单元9，时隙变换单元9，如图9所示那样，将输入的二次多路化信号中的DATA2-2替换到与下列方向一次多路化的号的连接到多路化母线＃3(2)的第一低速接口电路基板3相对应的时隙，返回到高速多路分配单元4。
这一信号在高速多路分配单元4中被分解为多个一次多路化信号，分别被输出到多个多路化母线＃线1、＃2和＃3。DATA2-2，由于是在与连接到多路化母线＃2(2)的第一低速接口电路基板3相对应的时隙被输入的，所以含有DATA2-2的一次多路化信号即被输出到多路化母线＃3(2)。同样，DATA2-2亦在与连接到多路化母线＃3(2)的第一低速接口电路基板3相对应的时隙被输出。从而，DATA2-2即由连接多路化母线＃3(2)的第一低速接口电路基板3取得。
同时，连接多路化母线＃3(2)的第一低速接口电路基板3输出的DATA3-1也同样地由连接多路化母线＃2(1)的第二低速接口电路基板3取得。
降DATA2-2，DATA3-1外，均与前述第一实施例相同，被输出至高速传输通道11。
这样，借助U形连接，就可能作成图10中所示的连线连接状态。
亦即，现在在输出和输入至多路化装置的低速数字信号输出入口1-7中，如果输出入口2-7成为对应于高速传输通道上未在使用的时隙的空闪端口，就利用此如图那样，成为能够分别将输出入口2返回到输出入口6、输出入口3返回到输出入口7，输出入口4返回到输出入口5进行输出入操作。而输出入口则实际上经多路分配与高速数字传输通道相连接。
按此应用本第三实施例，就可实现低速数字信号间相互连接的U形连接功能。而在终端型的多路化装置中、也可以恰当地利用空时隙同样地实现U形连接功能。
而且如前面图4中所示，向各低速接口电路基板分配多路化母线1、2的时隙，也可以任意地设定。
下面说明本发明的第四实施例。
图11所示为第四实施例系统化装置的结构。
如图所示，此第四实施例是在前述第二实施例中的多路化装置中增加以前述第三实施例中所描述的时隙变换单元9。
如前面说过的那样，下面这样来实现U形连接功能。亦即，输入到低速接口电路基板3的信号被进行对多路化母线1上的多路化处理，在经高速多路分配单元4多路处理后，由时隙变换单元9变换、再返回到指定的多路化母线2。而后，低速接口电路基板3由多路化母线2仅取必要的时隙信号，通过传输通道8输出。
而在多路化装置中，直接的不经连线连接的信号则被连接到高速接口单元10。输出至高速传输通道。
在此，这样的信号流即如图12中所示的形式。
在图12中，26为多路化装置，27为其他站的多路化装置，30为低速数字信号。这种反向的信号流在原理上完全一样。按此如采用本第四实施例，就可能在任何不同的低速接口间作信号变换或速度变更。
然而，采用本第一至第四实施例有关的多路化装置，就能组成图13中所示的网络。
在图13中，31为多路化装置1，32为多路化装置2，33为高速传输通道信号，34为33下面的高速传输通道信号，35为低速数字信号。在这样的组成中，依靠第一～第四实施例的多路化装置，就可能由一网络进行信号分流，或者信号插入，或者网络间的信号相互接受。
但是，在前述第一～第四实施例中，如图14中所示，如果将针对多个低速接口电路基板3的接收侧的控制信号BUSCNT，设定为多路化母线上同一时隙的定时信号，则就有可能实现接受该多个低速接口电路3中同一信号的1∶N的并行通讯。
这里，N可以设定为低于连接到一多路化母线2的低速接口电路基板3的最大数量的任一值。
而且可能实现多个并行通讯，例如1∶N′和1∶N″。N′和N″可以设定为N′+N″低于连接到一个多路化母线2上的低速接口电路基板3的最大数量条件下的任何值。
在图14中，与BUSCNT2、3、4相对应的三个低速接口电路基板3的组和与BUSCNT5、6相对应的二个低速接口电路基板3各自接收相同的信号。
上面已说明了，采用本实施例，在对多个低速数字信号作多路化处理时，利用具有多路化信号帧格式的多路化母线，以低速接口电路在多路化母线上的任意时隙进行存取来实现信号多路化处理。而在信号分解时，则仅仅对多路化母线上指定的信号进行分解控制。从而，在对多种数字信号进行多路分配时，就有可能在装置的同样的安装位置上能容易地进行不同的低连接的电路基板的互换，由此而能实现灵活的安装方式。
另外，采用多路化母线以及时隙变换单元。依靠在作多路化电平的时隙替换后向分解方向返回信号来实现低速数字信号间的相互连接，亦即U形连接功能，或者进行不同的低速数字接口间的相互连接，从而可能实现改变接口类别的功能。
在多路化母线所容许的连接容量方面，对具有与此连线容量相等或此容量以下的低速数字信号，可以实现分配任一母线上的连线的程序功能、1∶N同时接收信号的功能。
由上述可见，采用本发明能进行具有更大灵活性的多路化、分配处理，提供更适于小型化结构的多路化装置。
权利要求
1.一种多路化装置，连接传送数字信号的多个低速传输通道和传送n级电平组的数字信号帧的高速传输通道、在所连接的多个低速传输通道上传送的多个数字信号与高速传输通道所传送的n级电平组的数字信号帧之间进行多路化和分配，其特征在于所述多路化装置设有分别连接所述低速传输通道的多个低连速口电路，分别与所述多个低速接口电路中一个以上的所述低连速口电路作母线连接以传送k(k＜n)级电平组的数字信号帧的多个多路化母线，连接所述多个多路化母线与传送n级电平组的数字信号帧的高速信号线并在由所连接的所述多个多路化母线上所传送的k级电平组的数字信号帧与由高速信号线传送的n级电平组的数字信号帧之间作多路化和分解处理的多路分配单元；为将所述n级电平组的数字信号帧连接到所述高速传输通道的高速接口电路，以及为各低连接口电路分配以相应低速接口电路所连接的多路化母线上所述k级电平组数字信号帧的时隙的分配单元；所述多个低速接口电路将存有由所连接的低速传输通道所传送的数字信号的m(m≤k)级电平组的数字信号帧，在对应低速接口电路所连接的多路化母线上的所述k的电平组的数字信号帧的分配给该对应低速接口电路的时隙输出；并由相应低速接口电路所连接的多路化母线上的所述k级电平组的数字信号帧的被分配给该对应低速接口电路的时隙，分解m级电平组的数字信号帧，将其输出给接收所述m级电平组的数字信号帧中的数字信号的所述低速传输通道。
2.权利要求1所述多路化装置，其特征是所述多个低速接口电路中，至少有一个低速接口电路连接有传送作为所述数字信号的j个i(j×i≤m)级电平组的数字信号帧的一个以上低速传输通道;将由所连接的低速传输通道所传送的i级电平组数字信号帧经多路化处理所形成的m级电平组数字信号帧，在该对应低速接口电路所连接的多路化母线上的所述K级电平组的数字信号帧的被分配给该对应低速接口电路的时隙输出;由该对应低速接口电路所连接的多路化母线上的所述k级电平组数字信号帧的被分配给该对应接口电路的时隙，将m级电平组数字信号帧分解;由所分解得的m级电平组数字信号帧分解出j个i级电平组数字信号帧，输出到所述一个以上的低速传输通道。
3.权利要求1所述的多路化装置，其特征是所述分配单元，将对应的低速接口电路所连接的多路化母上的所述k级电平组数字信号帧的时隙，按相应于该对应低速接口电路所连接的低速传输通道所传送的数字信号的传输容量的数量分配给各低速接口电路;所述各个低连接口电路，存贮由所连接低速传输通道所传送的数字信号，将被分配给的时隙上的m(m≤k)级电平组数字信号帧在该对应低速度口电路所连接的多路化母线上的所述k级电平组数字信号帧的被分配给该对应低速接口电路的输出，由该对应低速接口电路所连接的多路化母线上的所述k级电平组数字信号帧的被分配给该对应低速接口电路的时隙，将所分配的时隙上的m级电平组数字信号帧分解，将此m级电平数字信号输出到所连接的所述低速传输通道。
4.权利要求1所述多路化装置，其特征是所述分配单元，在给连接到同一多路化母线的多个低速接口电路输出以同一数字信号的情况下，将该对应多路化母线的k级电平组数字信号帧的同一时隙分配给输出同一数字信号的多个低速接口电路。
5.权利要求2所述多路化装置，其特征是所述分配单元，在给连接到同一多路化母线的多个低速接口电路输出同一数字信号的情况下，将该对应多路化母线的k级电平组数字信号帧的同一时隙，分配给输出同一数字信号的多个低速接口电路。
6.权利要求3所述多路化装置，其特征是所述分配单元，在给连接到同一多路化母线的多个低速接口电路输出同一数字信号的情况下，将该对应多路化母线的k级电平组数字信号帧的同一时隙分配给输出同一数字信号的多个低速接口电路。
7.权利要求1所述多路化装置、其特征是设置有将在所述多路分配单元输出至高速接口电路的n级电平组数字信号帧中任意时隙存贮的m级电平组数字信号帧，替换到所述高速接口电路输出至多路分配单元的n级电平组数字信号帧中任意未使用的时隙的时隙变换单元。
8.权利要求2所述多路化装置，其特征是设置有将在所述多路分配单元输出至高速接口电路的n级电平组数字信号帧中任意时隙存贮的m级电平组数字信号帧，替换到所述高速接口电路输出至多路分配单元的n级电平组数字信号帧中任意未使用的时隙的时隙变换单元。
9.权利要求3所述多路线装置，其特征是设置有将在所述多路分配单元输出至高速接口电路的n级电平组数字信号帧中任意时隙存贮的m级电平组数字信号帧，替换到所述高速接口电路输出至多路分配单元的n级电平组数字信号帧中任意未使用的时隙的时隙变换单元。
10.权利要求1所述多路化装置，其特征是所述多个低速接口电路至少包含由相互不同种类接口组成的接收所述数字信号的二个低速接口电路。
11.权利要求2所述多路化装置，其特征是所述多个低速接口电路至少包含由相互不同种类接口组成的接收所述数字信号的二个低速接口电路。
12.权利要求3所述多路化装置，其特征是所述多个低速接口电路至少包含由互不相同种类接口组成的接收所述数字信号的二个低速接口电路。
全文摘要
通过多个多路化母线将多个低速数字信号连接到多路化/分配单元。由多个低速传输通道所输入的多个低速数字信号，分别由低速接口电路5变换信号形式，在母线控制电路6的控制下，被多路化到上行方向多路化母线1上的一次多路化信号中被指定的时隙。高速多路单元4，收集多个上行方向多路化母线1上的一次多路化信号，再多路化至规定的信号电平，作为二次多路化信号输出到具有高速传输通道接口的高速接口单元10。
文档编号H04J3/04GK1112756SQ9411281
公开日1995年11月29日 申请日期1994年10月20日 优先权日1993年10月20日
发明者小山弘记, 芦贤浩, 藤田浩之, M·A·赖特 申请人:株式会社日立制作所