专利名称：：多路分解设备的制作方法
技术领域：
：本发明涉及一种多路分解设备。它特别应用于数字电视领域。数字信号发送装置需要分析它们内容的接收电路，以确定是否所发送的数据对一种给定的应用是有意义的。例如，这是以MPEG2形式压缩的数字电视系统的情况，。在这类系统中，大量的信道可以被多路复用。各信道中的数据包括也必须被分析的若干层。最理想的是使用灵活的多路分解设备。本发明的目的是提供一种多路分解设备，其特征是它包括用于存储多路复用数据流的数据的装置，用于存储数据筛选程序的可编程装置，多路复用数据流的数据与数据筛选程序之间的比较装置，和转移多路复用数据流的数据到与所作比较有关的存储装置的装置。按照实现本发明的一种特有方式，根据本发明的设备至少进一步包括根据多路复用数据流中分层数据中的一层构成的一个状态机。按照实现本发明的一种特有方式，存储数据筛选程序的可编程装置包括一个含有对于响应于该状态机的层的各状态机筛选程序值的存储器。按照实现本发明的一种特有方式，所述的层是MPEG2传输层，筛选程序值至少含有下述类型之一PID，连续计数器，同步比特。按照实现本发明的一种特有方式，连续计数器的筛选程序值相应于在多路复用数据流中期望的下一个值。按照实现本发明的一种特有方式，所述的层是MPEG2分组层，筛选程序值至少含有下述类型之一表标识，分组指针的开始，分组长度。按照实现本发明的一种特有方式，所述的层是MPEG2基本流数据包层，该筛选程序值包含数据流标识。按照实现本发明的一种特有方式，所述的设备进一步包括一个多路复用器，其输入端之一被连接到用于存储多路复用数据流数据的装置的输出端，其第二个输入端被连接到解密器的输出端，解密器的输入端也被连接到用于存储多路复用数据流数据的装置的输出端，该多路复用器由一个或多个状态机控制。本发明的目的还是提供一种数字电视解码器，其特征在于，它包括上述多路分解设备。本发明的其它优点和特征将通过由的特定的、非限定示范实施例的描述而被揭示。图1表示在数字电视接收系统中按照本发明的多路分解器的方框图，图2是图1中多路分解器传输处理器TP的状态图，图3是图1中多路分解器基本数据流信息包处理器PES的状态图，图4是图1中多路分解器分组处理器SEC的状态图，和图5是图1中多路分解器传输处理器XFER的状态图。在下面，当认为必须解释清楚的时候，粗体或在括号和引号之间的术语根据MPEG2规范给出名称。涉及“基本数据流”的数据在PES(“包化的基本数据流”)信息包中被传送。各PES包括数据流标识(“data_stream_id”)。各基本数据流(音频，视频或其它)相应于节目部分。相同节目的基本数据流为发送而被多路复用。附加层，即传送层，被用于该发送。传送信息包包括一个信息包标识(PID表示)。各PID与基本数据流之间的关系用真值表的方式被建立。这些真值表形成了节目说明信息(“PSI”)部分，它也以分组的形式在传送信息包中被传送。一个分组或PES的大小可以大于传送信息包的有效负载。参考MPEG2ISO/IEC13818标准，更具体地说，第一部分“系统”，一一提供了数据结构和格式的全部详细内容。图1是按照本实施例的多路分解器的方框图。该多路分解器包括两部分数据处理部分1和连接到应用和外设的转换部分2。数据处理部分接收来自连接到一个调谐器(未示出)的解调与纠错电路3的多路复用数据流。按照本发明的实施例，提取相应于九个目标PID的九个传送信息包。数据处理部分使用传送信息包和PES的首部及标志去存取有用的数据。某些字段经转换部分2被送给解码器用作缓冲器的静态RAM5。如果有用的数据被加密，那么在处理之前，它们首先被全部送到解密电路6。在处理部分和加密部分之间的FIFO存储器允许这两部分以不同速度去操作。多路复用数据流被存储在一个异步数据捕获RAM4中，并且在需要时被读出。一般使用两步去分析RAM4中存储的数据第一步，读这个RAM中的一个八比特字节，然后是比较器7的比较步骤，与存储在目标存储器8中一个字节比较。不是存储在RAM4中的所有字节都被比较，该比较仅对于该操作所必须的字节进行。该处理部分决定哪些字节要比较，并且根据比较的结果决定一个拒绝传送信息包或转移有用的数据给转换部分。比较仅对于需要时已被解密的字节进行。多路复用器19选择数据捕获RAM4和解密器6的输出。多路复用器19的输出被连接到比较器7的两个输入端之一。该比较器的另一输入端被连接到目标存储器8的输出端。在进行比较时比较器也计及来自该目标存储器的四个屏蔽位。数据捕获RAM4的读由处理器(TP，PES和SEC，9，10和11)之一开始。这种RAM构成为一个FIFO增加堆栈。微控制器μC(13)控制目标RAM8并且装载在传送信息包中找到的预定目标字节。经该RAM控制器处理器9至12控制在目标RAM中字节的读出。为了各个比较，来自RAM8的一个字节与来自数据捕获RAM4的一个字节被发送到比较器7。比较的结果被发送给在比较为正时已经以“1”比特形式启动的处理器。在本实施例中使用了四个处理器(a)处理器TP(9)管理与传送层有关的字节，(b)处理器PES(10)管理与基本数据流信息包层有关的字节，(c)处理器SEC(11)管理与分组层有关的字节，(d)处理器XFER(12)管理到转换部分的有用数据的转移。各处理器9至12包括一个状态机，以及“与”/“或”计数器寄存器。在一个给定的时刻只有一个处理器起作用。在其作用阶段，处理器通常进行上述的读和比较步骤，然后在其停用之前启动另一处理器。这些层和在传送信息包中收到的数据字节决定这些处理器的启用和操作顺序。当一个处理器被启用时，开始处理在数据捕获RAM4中的下一个可用的数字字节。与读入由各处理器特别保留的指针值指示的目标RAM的字节的下一比较将进行。简单地说，当一个处理器必须转移数据到交换部分的时候，在其停用之前它启动处理器XFER12。多路复用器19由处理器TP或处理器PES控制。这取决于加密被执行的电平(传送信息包或基本数据流信息包)。解码器20管理从微控制器或处理器之一来的用于目标存储器的地址解码。在微控制器需要访问他们时，它还管理处理器寄存器地址的解码。该解码器还包括对于各基本数据流存储例如data_stream_id(数据流标识)和data_stream_type(数据流类型)参数的多个寄存器。涉及在一给定时刻处理的数据流的所有信息可以由该解码器供该电路的其它部分用(这个数据流就是通常所说的data_stream_id参数，它还将在后边涉及的传送处理器TP中遇到)。下面将更详细地说明不同的处理器。多路分解器的转换部分从处理分组接收多路复用的数据，以及一个数据流标识(data_stream_id)。按照实现本发明的一种特有方式，引入缓冲模式，转换部分控制在静态RAM5中的几个缓冲区，这些缓冲区已由微控制器13分配。该转换部分在相应于该数据流标识的适当的缓冲区中存储收到的数据。几个接口17，18处理在静态RAM5，微控制器和外部应用15(音频解压器，视频解压器，电传等)和16(用于存取控制和服务付费的灵巧卡)。各应用在为其保留的缓冲区中读涉及它的数据。序列控制器22和数据缓冲器23分别控制对于静态存储器5访问的顺序及在该存储器中缓冲区的寻址。更具体地说，微控制器接口17在存储器5，灵巧卡接口，微控制器和各应用之间转换地址总线和数据总线。下面具体描述的部分涉及目标存储器。根据本发明的例子，该目标存储器是一个128×12比特的随机存取存储器。它被用于存储筛选字节。每个字节具有允许在比较期间屏蔽该字节的一定比特的屏蔽的4个比特。8比特用于比较及4比特用于屏蔽的12比特被存储在存储器8的各地址并且由比较器7并行使用。得到的16可选择比特被预先规定并存储于比较器7中。处理器TP，PES和SEC使用用于筛选的目标存储器。各处理器使用目标存储器的一个可编程部分。目标存储器(地址0)的第一字节相应于PES信息包及相应于处理器PES。该字节识别数据流(“stream_id”)的类型。相应于处理器TP的部分的地址数取决于要被筛选的多个标识PID的数目。对于具有13比特长的PID，需要两个字节，每个PID相应于两个地址。因此，每个PID存储来自连续计数器(ECC)的期望值。在后一种情况下，需要给它加上同步字节，这对于所有传送信息包是相同的，并且从归因于处理器TP的存储器部分开始，被顺序地仅存储一次。因此该第二部分的地址号是(要被筛选的PID数据×3)+1该第二部分的构成是同步字节PIDH数据流#0[PIDH数据流#1][PIDH数据流#2][PIDH数据流#n]PIDL数据流#0[PIDL数据流#n]ECC数据流#0[ECC数据流#0]按照本实施例，n总是小于9。关于为分组处理器SEC保留的目标存储器部分，保留的地址数也是PID数的函数。该存储器包括象存在的目标数据流那么多的“分组/数据流”字段。各字段具有它自己的开始地址(section_TR_start_address)。各字段的第一字节是零它提供分组指针开始(“pointer_field”)是零的验证。接着的字节相应于表的标识(“table_id”)。一定量的表可以由用户定义；标识的号是可改变的，并且等于各字段的filter_nb(筛选程序_nb)。然后来一个将与分组长度的高半字节比较的零半字节，以便证实是否该分组溢出传送信息包。各字段的后部分包括一定数量(filter_nb)的长度filter_length的字节组，它们要与同样数量的信息包字节比较。对于各信息包字节要被比较的数是felter_nb。分组指针的开始table_id(表标识)#0[table_id#1][table_id#(n-1)]分组长度的高半字节地址#0，0[地址#0，1][地址#0，(n-1)][地址#1，0][地址#1，1][地址#(filter_length-1)，(filter_nb-1)]各字段中字节的总数是filter_nb。(filter_length+1)+2表1示出了对于九个PID的目标存储器结构的一个例子，以及对于两个不同table_id和两组16比特字节的分组筛选例子(亦即filter_nb＝2和filter_length＝2)。表1</tables>例如，如果一个分组的适当的字节等于表2栏中之一的内容，则比较为正，表2为表2</tables>这些数据通常由微控制器13写入目标存储器8。该文中一种值得注意的特殊情况是连续计数器，它由微处理器TP(9)写入。为了写入目标存储器，微控制器使用称为trp的一个指针。这些处理器能够通过对指针trp偏程存取感性趣的数据。相应于对于给定的基本数据流从多路复用数据流中提取的最后传送信息包，来自连续计数器ECC的等候值被存储在目标存储器的适当地址中。该值相应于从最后筛选传送信息包中提取的，逐一增加的连续计数值，ECC使用在与具有同一PID的下一个传送信息包的连续计数器比较期间。假定未定义ECC的第一值，在由微控制器写入目标存储器期间，开始通过选择适当的比特屏蔽结构它被全部屏蔽。当ECC的第一有效值被写入时，这些屏蔽比特也被改写。目标存储器的控制器14在对于该存储器访问的请求之间进行多路复用。这些请求可以来自微控制器和处理器。下面的描述部分涉及传送层处理器。处理器TP是对于所有传送信息包有效的第一处理器。按照本实施例，由该处理器读和处理的字节如下(a)sync_byte(同步字节)8比特(b)transport_error_indicator(传送误差指示符)1比特payload_unit_start_indicator(有效负载单元起始指示符)1比特transport_priority(传送优先级)1比特PID_H5比特(c)PID_L8比特(d)transport_scrambling_control(传送加密控制)2比特adaptation_field_control(自适应字段控制)2比特continuity_counter(连续计数器)4比特所有这些目标位置相应于MPEG2术语。这些数据被逐字节地读出。某些像传送优先级这样的变量没被考虑，但是像属于包括要被处理的变量的字节一样被读出。根据本实施例，多达九个数据流能被提取。例如，这些数据流为-程序关联表流(具有PID#1的信息包)-条件访问表流(具有PID#2的信息包)-程序分配分组流-视频流-音频流-图文电视流-访问管理消息流的权利(EMM)-访问检查消息流的权利(ECM)-程序引导流这九个PID值未由多路分解器特别分配。该微控制器通过把PID装载到目标存储器选择这些数据流。只有由这九个PID之一识别的传送信息包被进行处理。微控制器分配给各数据流可以采用音频，视频，分组等值之一的一种流(流类型)。图2是处理器TP状态机的状态图。粗体指示的状态(w_first_TP)对于其余描述被认为是该状态机的初始状态。当期待一个新的信息包时，处理器TP等待来自数据捕获存储器的信号，指示后者准备好被读(w_TP，状态，ar_rdyl信号)。此时跟着三个涉及物理执行和数据捕获存储器读及写定时器比率的等待状态。如果同步字节sync_byte是错误的(即，不同于0×47)，则该信息包被拒绝(sync_m状态)，并且返回初始状态。如果transport_error_indicator标志为“1”，表示传送信息包数据至少包括一个不可撤消错误，那么处理器TP同样拒绝该信息包(likewisesync_mstate，TP_errorcondition)。处理器TP把九个PID的高(H)和低(L)比特与存于目标存储器8中的九个目标PID比较。首先与九个高字节进行比较，然后与九个低字节比较。该处理器TP的九比特寄存器DSid_reg存入该结果，称作数据流标识(datd_stream_id)。“1”比特表示在所处理信息包的PID与目标PID中的一个之间有相符合的。该比特的位置表示所涉及的一个特定PID。如果寄存器的比特不为“1”，则拒绝传送信息包。这种测试在cc_trp状态被进行，它是表示已筛选PID的所期望连续计数器ECC地址的目标存储器指针的计算状态。如果这个地址无效，该错误被识别(no_ds)。该处理器TP证实对于对应于给定PID的信息包来说，连续计数器continuity_counter确实等于所期望的值ECC。为此，它等待由比较器7(wait_cc_matchstate)进行比较的结果。然后它写新的所期望的ECC值。接着是证实级check_1(检查_1)。预计有多种情况(a)如果在该信息包中存在有效负载(相应于PES或分组的有效负载)及连续计数器有正确的值，则处理器PES或处理器SEC被启动(call_next_fsmstate)。它是payload_unit_start_indicator标志，该标志表示在传送信息包的有效负载中存在PES或一分组的开始。这个标志被存储在寄存器start_indic_reg中。(b)如果该信息组包括视频类基本流，但在信息组的连续中有错误(连续计数器与所期望值不同)，则一定数目的错误字节被插入该有效负载，并被转移到转换部分(error_state，e_x和call_xfer状态)。转换部分在静态RAM的适当缓冲区中存储这些字节。准备用作有效负载的视频解码器识别该字节结构并处理该数据。(c)如果adaptation_field_control对指示在传送信息包中出现自适应字段，则处理器TP启动处理器XFER从这一字段向转换部分转移这些字节。(d)如果连续计数器没有正确的值，并且该流为分组类型，则信息包被拒绝。在处理器XFER启动阶段期间，处理器TP处于休眠状态，等着由处理器XFER激活。如果传送信息包除了自适应字段外还包括一个有效负载，而且连续计数器具有正确的值，处理器TP激活处理器SEC或PES之一(check_2，然后call_next_fsmstate)。相反，处理器TP仅对于接着的传送信息包(check_2状态)被激活。当处理器SEC或PES之一已被启动时，处理器TP进入休眠状态，并等待被这些处理器激活。transport_scrambling_control对表示是否和以什么方式来加密传送信息包的有效负载。处理器TP使用这些比特去构成解密器6和控制多路复用器19。为了拒绝传送信息包，处理器TP简单地通过等待与新信息包的到达一致的再初始化信号使其自己不活动。处理器TP有三个寄存器。第一寄存器(DS_count_reg)包括要被提取的不同信息包的最大数，并由微控制器控制；第二个(TP_count_reg)由处理器TP使用作为循环索引(读入数据捕获存储器的每个字节要作的比较数目)。第三寄存器已经被提及了。下面的描述部分涉及基本流信息包处理器PES。根据本发明的实施例，该处理器包括一个状态机(图3中所示)，以及九个各两比特的寄存器。它由两个处理器TP或XFER之一激活。下面的字节由处理器PES读出。只有注有星号的数据实际上被该处理器测试。在比较期间，其它数据被屏蔽，此外，这也是利用其它处理器的情况。然而，PES的整个首部被存储，以便被转移到转换部分。(a，b，c)packet_start_code_prefix24比特(d)stream_id*8比特(e)PES_packet_length_high8比特(f)PES_packet_length_low8比特(g)“10”2比特PES_scrambling_control*2比特PES_priority1比特data_alignment_indicator1比特copyright1比特original_or_copy1比特(h)PTS_DTS_flags2比特ESCR_flags1比特ES_rate_flags1比特DSM_trick_mode_flag1比特additional_copy_info_flag1比特PES_CRC_flag1比特PES_extension_flag1比特首先，处理器PES处于休眠状态。它由一个来自处理器TP或XFER之一的唤醒_总线(PES)信号激活。然后该处理器等待数据捕获存储器准备好读出当前传送信息包(W_PES状态和ar_rdy信号)的下一字节。对于处理器TP，一定数量的等待状态需要同步数据捕获存储器和处理器PES。后者读出相应于packet_start_code_prefix(scx_m状态)的三个字节a，b和c，然后是流标识字节stream_id(sid_ml状态)。如果该流是一个专用流(参见MPEG2系统文件的表2-10)，则处理器XFER被激活(call_xfer状态)以便转移PES信息包的有效负载到转换部分。在本实施例中，假设这些专用流完全由相应的应用设备维护，并且他们不需要由解密器6来解密。在相反的情况下，e和f字节被读出，然后是字节g(加密状态)，从它们导出PES_scrambling_control对，表示PES信息包有效负载的加密。如前所述，这些比特被用于控制解密器6和多路复用器19。给出PES信息包的加密有效负载能够被分布在几个传送信息包中，但是只有第一个传送信息包包括PES_scrambling_control对，这些比特被存储在一个两比特寄存器中。处理器PES包括每流一个的寄存器，也就是说在这个实施例中是九个。这些寄存器由随后的PES信息包的首部来更新。在读和处理了g字节之后，该处理器读h字节。这个字节包括一定数量的标志。根据结合多路分解器的解码器的容量，这些标志可以在此时被设置为与这些装置兼容的值。两个接着的状态的用途是转移PES信息包的首部到转换部分。在此期间，处理器PES被置为休眠状态。当转移被完成时，该处理器PES由处理器XFER重新激活。然后处理器PES象前面所述的那样开始PES信息包有效负载的转移(call_xferstate)。一旦这一转移开始，处理器PES就进入休眠模式。下面的说明部分涉及分组处理器SEC。指定处理分组层数据的处理器SEC包括一个状态机(示于图4)和四个寄存器，它由处理器TP或XFER之一去激活。由该处理器读的字节如下(a)table_id(表标识)8比特(b)section_syntax_indicator(分组句法指示符)1比特private_indicator(专用指示符)1比特reserved(保留的)2比特section_length(分组长度)(高半字节)4比特(c)section_length(分组长度)(低字节)8比特(d)与预定组比较的第一字节8比特(e)与预定组比较的第二字节8比特......(......)与预定组比较的最后字节8比特(......)有效负载N×8比特开始状态是休眠状态。当处理器SEC被激活时，能引起两种情况-当前传送信息包的有效负载包括在其开始时分组的起始，-传送信息包的有效负载包括分组的一些字节，该分组的起始已在前一传送信息包中被发送。在第一种情况中，该状态改变到等待状态w_sec，只要表示数据捕获存储器准备好和至少包括6个字节的信号ar_rdy还没有到达处理器SEC就一直保持该状态。在第一种情况中，处理器SEC指向目标存储器的分组/流字段。这个指针由各授权PID的微控制器确定，并存储在由该处理器读的寄存器中。具有与传送信息包分组字节比较、筛选几个参数(EMMECM，程序分配，等)的几个预定字节组的各分组/流字段能够对于各流实现。在分组开始从数据捕获存储器读出的第一字节是表标识字节table_id。它与相应于目标存储器的filter_nb字节比较。它由围绕F1_loop状态的环表示。要读的第二和第三字节是分组长度字节。在本发明实施例中，只进行与分组长度低字节的高半字节的比较，以检查是否该分组超出了当前传送信息包的范围。然后这些分组字节与存储于目标存储器中的预定字节比较(F2_loop和相应环的状态)。在与这些组之一的字节比较期间，寄存器(filter_reg)的一比特由该处理器对于各肯定比较置于1。如果该分组占用了多于一个信息包，这个信息从传送信息包到传送信息包保持不变，以便将整个分组转移到转换部分。当预定字节组之一在一个分组中被检测时，一旦筛选结束，该分组就被转移到转换部分(call_next_fsm状态)。如果一个分组的结尾已经被转移，那么产生一个中断信号向该微控制器指示整个分组已被存储在SRAM中及它在那里是有效的。如果与一组字节的比较未提供肯定的结果，那么该分组被拒绝，并且控制器返回到处理器TP。在第二种情况中，当一个分组已经开始时，处理器SEC被激活。然后该处理器分析寄存器suspend_reg，以确定在传送信息包有效负载开始出现的分组结尾是否相应于其比较已为肯定的分组。在这种情况下，转移处理器被调用(call_next_fsm状态)。在肯定的情况下，处理器SEC计算相应于在同一传送信息包中的下一分组的开始的指针(w_ptr)。然后该系统返回筛选/比较循环(w_SEC状态)。处理器SEC有四个寄存器。第一寄存器(SECcount_reg)用作在关于状态机描述的两个环路中的索引。第二寄存器(filter_reg)用于存储比较的结果。这个寄存器包括filter_nb比特，各比特表示对于几组预定字节之一比较的结果。第三寄存器(suspend_reg)存储对于各流的筛选结果，占用几个信息包的一个分组的内容对此可以被转移到转换部分。分组中断的结尾也由这个寄存器产生。最后一个寄存器(SEC_length_reg)被用于计算分组的长度。在本实施例中，要被比较的相同分组的全部字节被假设在同一传送信息包中发送。分组中的其它字节可以分布在其它传送信息包中。下面的说明部分特别涉及转移处理器XFER。转移处理器XFER由有数据要被转移到转换部分的每个其它处理器激活。它包括一个状态机(图5)，一个寄存器(packet_length_reg)和两个计数器sfer_count_reg和ar_count。该处理器XFER不访问目标存储器。寄存器packet_length_reg包括信息包的长度，即在MPEG2传送信息包情况下的188个字节。内部计数器(packet_count_reg)由微计算机装载传送信息包的这个起始的值，并每当一个字节被读入数据捕获存储器时递减。xfer_count计数器由处理器XFER使用去存储要被转移的字节数。计数器ar_count被用于产生类型ar_rdytype信号(数据捕获存储器备用)。它同步来自解调器/纠错器的数据，并比较该数据捕获存储器的读和写指针。该起始状态也是休眠状态。如果信号till_TP_end已由调用处理器激活，那么处理器XFER转移传送信息包的所有其余字节到转换部分。反之，该处理器读在数据捕获存储器中的第一字节，并认为它是要被转移的字节数。如果信号drop_length_bus是有效的。则该第一字节不被传送到转换部分。这种功能也取决于已激活处理器XFER的处理器，和在数据捕获存储器中出现的字节数。对于各转移期间，处理器XFER期望6个字节在数据捕获存储器或在解密器中是有用的。然后它通过发送一个信号DPP_req(w_ard状态)到转换部分去打开一个转移期间，并等待这部分(w_sram状态)的返回。当DSP准备接收数据时，它响应于一个信号DSP_ack。然后处理器XFER在数据捕获存储器中读这些字节(rd_byte状态)，并把他们转移到转换部分。在一个字节被转移之后，处理器环回去转移下一个字节，直到转移状态结束信息包结束，分组结束或转移结束(w_0，w_1和w_2状态)。如果未完成结束状态，则该处理器等待(w_ar3状态)数据捕获存储器(ar_rdy＝1)中有用的另外六个字节，以便提出一个新的转移期间请求。在结束状态的情况下，处理器XFER重新激活已激活它并进入休眠模式(call_next_fsm和sleep状态)的处理器。权利要求1.一种多路分解设备，其特征在于它包括用于存储多路复用数据流(4)数据的装置，用于存储数据筛选程序(8)的可编程装置，多路复用数据流的数据与数据筛选程序之间的比较装置(19)，以及用于相对于比较模式把多路复用数据流的数据转移到存储装置(5)的装置(12)。2.根据权利要求1的设备，其特征在于它进一步包括按照从多路复用数据流中数据的分层中的一层构成的至少一个状态机(9，10，11，12)。3.根据权利要求2的设备，其特征在于用于存储数据筛选程序(8)的可编程装置包括一个含有各状态机(9，10，11，12)的相应于该状态机的层的筛选程序值的存储器。4.根据权利要求3的设备，其特征在于所述的层是MPEG2传送层，筛选程序值至少包括下列类型之一PID，连续计数，同步比特。5.根据权利要求4的设备，其特征在于连续计数器的滤波值相应于在多路复用数据流中期望的下一个值。6.根据权利要求3的设备，其特征在于所述的层是MPEG2分组层，筛选程序值至少包括下列类型表标识，分组指针的开始，分组长度。7.根据权利要求3的设备，其特征在于所述的层是MPEG2基本流信息包层，该筛选程序值包括该流的标识。8.根据权利要求4、5或6之一的设备，其特征在于所述的设备进一步包括一个多路复用器19，它的一个输入端被连接到用于存储多路复用数据流数据装置的输出，并且它的第二个输入端被连接到解密器(6)的输出端，该解密器的输入端还被连接到用于存储多路复用数据流数据的装置的输出端，该多路复用器由该状态机或多个状态机(9，10)控制。9.一种数字电视解码器，其特征在于，它包括按照前述权利要求之一的多路分解器。全文摘要本发明目的是提供一种多路分解设备。该设备的特征在于，它包括用于存储多路复用数据流(4)的数据的装置，用于存储数据筛选程序(8)的可编程装置，多路复用数据流的数据与数据筛选程序之间的比较装置(19)，和用于相对于比较模式把多路复用数据流的数据转移到存储装置(5)中的装置(12)。本发明特别应用于数字电视接收领域。文档编号H04N5/00GK1162890SQ9612394公开日1997年10月22日申请日期1996年12月29日优先权日1995年12月29日发明者查拉夫·汉纳,埃蒂恩·科乔恩,艾伯特·多纳申请人:汤姆森多媒体公司