在一个相关器中用于有效取样的方法

专利名称：在一个相关器中用于有效取样的方法
相互参照的有关申请本申请要求于1996年7月12日提交的暂定美国专利申请号60/021618的权益。
本申请公开的发明主题与1995年5月31日提交的申请号为08/456229的待批申请″用于从中心位置对于多重目标跟踪的降低功耗的基于GPS的系统″相关，该申请的申请人是Daniel D.Harrison、Anantha K.Pradeep、Glen W.Brooksby和Stephen M.Hladik，并受让给本申请的受让人。该申请的公开内容在本申请中引作参考。
本申请的相关申请的系列号是[卷号RD-25187；RD25671；RD-25730；RD-25731；RD-25732；RD-25733；RD-25758；]，这些申请被同时提交并且受让给本申请人的受让人。
背景技术：
发明领域一般，本申请涉及扩频通信系统，特别是涉及用于扩频接收机的低功耗信号处理电路的结构和方法。
背景说明扩频通信在噪声环境下的要求高可靠性通信的应用中具有优势。主要噪声通常是有意或无意的人为干扰。在具体的应用中，通信环境可能会包括多个潜在的反射物，产生严重的多径干扰。这种多径干扰通常是以频率选择衰落的形式引发深度的通信中断。扩频通信在克服这些困难方面尤其见长。
有几种类型的扩频系统，包括直接序列扩频系统、跳频系统、跳时系统、脉冲频率调制系统(即线性调频脉冲系统)和各种混合系统。当然，该直接序列扩频(DSSS)系统和跳频系统可能是实施最为广泛的系统。下面的讨论也是集中在二进制DSSS系统。
在二进制DSSS通信中，宽带载波信号由窄带的消息信号所调制。该宽带载波信号通常是通过采用一个二进制伪随机噪声(P/N)码序列对单一频率载波进行双相位调制而产生的。P/N码通常是用一个或多个高速移位寄存器产生的，根据基础多项式，每一个寄存器具有模二的反馈。产生的高速P/N码随后被加到一个平衡调制器(乘法器)，该调制器的另一个输入是窄带载波。该平衡调制器的输出信号是一个经常被称作″宽带载波″的一个宽带信号。为了传输数据，该宽带载波被一个二进制消息数据流进行双相位调制。该消息数据速率通常是要比该P/N码符号或“码片”速率要低得多，并且该数据和码片的边缘通常是同步的。这种DSSS技术对于干扰的抑止能力直接地取决于该码片速率与数据速率之比。在许多应用中，在每一个消息比特中存在几千码片。
通过与本机产生的原始窄带载波的复制信号相乘(例如正确地调谐本机振荡器)而先把DSSS信号降频到基带，就能够接收该DSSS信号。如果复制的载波的频率(和相位)与接收的原始窄带载波的频率相同，则该乘法器输出的信号将是双极的″宽带数据″数据流，该数据流是双极P/N码和信息码序列的乘积。随后通过把该宽带数据的数据流与一个本机产生的、和已收P/N码时间对准的该P/N码的复制物相乘而将该P/N码去除。这就是数据的去扩频过程，并且在乘法器的输出端产生出原始消息数据的数据流。
在数据的去扩频的过程中，该宽带数据功率谱被重新汇聚成原来的较窄的数据带宽，在该带宽中把数据功率提升到背景噪声之上。这种功率电平被提升的量叫做处理增益，并且直接地正比于码速率和数据速率之比。而且，被接收的窄带干扰由码复制调制所扩展，因而将大大地降低在数据频带中的干扰功率电平。
与DSSS信号接收相关的最为困难的任务在于产生频率和相位都正确的载波复制品，并且以正确的速率和适当的时间调整(偏移)产生P/N码。在许多DSSS通信系统中，必要的载波频率、载波相位和P/N码的偏移在接收机上事先并不知道，并且这些参数必须通过尝试不同的值而直到在数字滤波器的输出中观察到大的信号为止才能够确定。这被称之为一个搜寻或获取过程，并且DSSS信号要在当正确的频率、相位和码偏移都已经被确定时才能够获得。
在许多DSSS应用中，该DSSS信号的电平要比背景噪声和/或干扰电平低得多，并且直到正确地去扩频和被低通滤波之后才能够被检测到。当已接收信号的信-噪比(SNR)是非常低时，该滤波器必须是非常窄的带宽，以便实现对于信号检测和获取而言所需的处理增益。由于窄的滤波器需要一个长的综合周期，所以在能够进行检测判定之前必须对于多个已接收的P/N码样值与对应的复制的P/N码的样值相乘的结果作累加。这种相乘和累加在已接收的和复制的P/N码序列之间是交叉相关的，且为了实现低的SNR，该序列不得不很长。
这种DSSS方法的使用实现了多个用户采用码分多址(CDMA)技术，同时地共享同一个宽带频道。利用这种技术，每一个发射机采用一个不同的P/N码，以便使得在不同码之间的交叉相关实际上为零。接收机通过选择适当的P/N码并执行获取搜寻，选择并检测特定的发送信号。在某些情况中，并不知道哪一个发射机可能正在发送，并且该获取搜寻必须包括从一个已知的列表中检验不同的P/N码。当有许多不同的码、码偏移和载波频率必须被检验、并且该SNR是低值时，则该获取的任务将是耗时和耗能的事情。本发明的一个重要的方面在于减少在该DSSS信号获取过程中的时间和能量的消耗。
直接序列和其它类型的扩频通信系统的描述可参见例如由RobertC。Dixon、John Wiley&Sons在1994年第三版的″扩频系统″(SpreadSpectram Systems)和由M.K.Simon等人在计算机杂志(ComputerSciena Press)(1985年)第二卷上的文章″扩频通信″。关于CDMA技术的描述例如可参见由Andrew J.Viterbi(A/Ddison-Wesley出版社1995年出版的″扩频通信的CDMA原理″(in CDMA Principles of SpreadSpectram Communication)。
熟知和流行采用的全球定位系统信号是DSSS通信的一种重要的应用。近些年来，Navstar全球定位系统(GPS)卫星已经发射到中高度地球轨道中的六个椭圆平面中，每一个相对于赤道倾斜是55度。该完整的卫星布局包括二十一颗卫星和若干个备用卫星。从这些卫星发送的信号能够使接收机在靠近地面来精确地确定时间和它自身的位置。每一个卫星都发送提供其卫星的精确位置状况的数据，并且能够实现从该卫星到用户接收机天线的距离的测量。利用来自至少四颗GPS卫星的这些信息，用户能够通过公知的三角定位技术(即导航解)计算其自己的位置速度和时间参数。通常，如果用户的接收机具有无阻碍的空旷视野而降低到非常接近水平线的话，则通常是有七颗(至少是四颗)卫星将会由在地面或靠近地面的用户所观察到。每一颗卫星按照两个称作L1(1575.42MHz)和L2(1227.6MHz)的频率发送信号，并且所有的卫星都是采用在先描述的CDMA/DSSS技术来共享这些频率。
更具体地说，每一颗卫星在频率L2上发送一个单一的DSSS信号，并且在频率L1上发送该相同的信号外加另一个较低分辨率的DSSS信号。该较低分辨率的DSSS信号包括一个P/N码，该P/N码具有1。023MHz码片分割速率和1.0ms的重复周期，并且具有50比特/秒的速率消息数据序列(NAV数据)。高分辨率的DSSS信号使用的是10.23MHz码片分割速率和长于一周的重复周期。相同的NAV数据流被使用在来自一个给定卫星的所有的DSSS信号中。来自该给定卫星的该NAV数据包括GPS信号发送时间、用于该卫星的天文(位置)数据、用于在该星阵中的所有卫星的天文年历数据(降低精确度的天文数据)和与从低分辨率到高分辨率码跟踪的过度中相关使用的传递码字。该低和高分辨率码被分别称之为过程/获取(C/A)码和精确(P)码。
在获取之后，每一个码的偏移连同来自该NAV数据的信号发送时间一起使得接收机确定在对应的卫星和用户之间的范围。通过把P码和重复的C/A码包括在发送的信号中，使得有可能实现更快P码的分级获取，并且提供全球导航业务分两层设置。该P码能够提供精确大约到3米的位置，而C/A码能够给出30米精确度的数量级。一般地说，低分辨率的业务的使用是不受限制的，而高分辨率的业务则通过加密或其它的高分辨率P/N码的控制技术限制在军事上的使用。
在通常的军事接收机中，C/A码被首先获得。随后从该NAV数据流中读出传递码字。该传递码字规定了与GPS时间(在时间标记中发送的)相关的P码的大致的偏移量，并且它的使用显著地减少在P码获取过程中所必须搜寻的不同的码的偏移的数目。C/A码的获取实际上要比P码的获取容易，因为该C/A码每1ms重复一次，并且因此只有1023个不同的码的偏移被搜寻(如果在通常的半码片中执行这种搜寻的话，该数目将加倍)。
接收的GPS信号通常是要从正常的L1和L2载波频率的频率上偏移的，因为GPS卫星每秒钟在其轨道上移动几千公里，产生明显的多普勒频移。卫星轨道通常事先已知，因此如果该GPS接收机的位置是公知的话则该多普勒频移的载波频率将是可以预测的。遗憾的是，接收机的位置事先并不得知，并且经常存在使用廉价接收机引起的本机振荡器的误差。这将导致在已接收载波频率中的不确定性(即在复制载波频率中的不确定性)加大(例如±7.5KHz)，并且该频率范围可能必须在GPS信号的获取的过程中搜寻。通常是通过重复已收样值的交叉相关性和用于不同的本机振荡器的本机复制P/N序列(载波复制)频率进行频率或多普勒搜寻。频率步长之间的间隔被作的足够小，以便避免当使用长的交叉相关积分时间(窄滤波器带宽)时丢失信号。长积分时间改善了低SNR信号的检测。在通常的民用的GPS应用中，使用1ms的交叉相关积分(单一的C/A码周期)得出大致为500HZ步长的等效多普勒滤波器的带宽。利用三十个500Hz的步长可以搜寻±7.5KHz的频率范围。该GPS的获得则实现了在卫星码、码偏移和多普勒频率的搜寻。
一个主控制站(MCS)和若干个监视站构成了该GPS的控制部分。该监视站被动地跟踪视野内的所有的GPS卫星、收集来自每一个卫星的测距收集和卫星时钟数据。这些信息被传送到MCS，其中卫星的天文数据和时钟的漂移被预测。更新的天文和时钟数据输入到每一个卫星，用于在每一个卫星的NAV信息的再发送。
在操作中，通常的GPS接收机执行用于至少四个卫星信号的每一个的下列操作1)获得DSSS信号，2)同步NAV数据流并且读出卫星的时间标记、时钟校正、电离层延迟和天文数据，3)从这些天文数据计算出卫星的位置，4)读出自身接收机的时钟，以便确定与时间标记纪元的接收相关的接收机的时间，和5)通过从相关的接收机时间中减去时间标记的值，估算信号的穿行时间。
该时间差由光速相乘，以便获得对应于该卫星的估算范围。如果该GPS接收机具有的时钟和该卫星的时钟同步完好地同步(或误差已知)，则只要三个这种范围的卫星即可实现接收机的精确的定位。但是由于通常的GPS接收机使用的是低价的晶体振荡器的时钟，所以存在着时钟的偏移(慢变误差)，但是卫星却配备着原子时钟。这种时钟的偏移被发现并且通过测量距四个GPS卫星距离(传播时间)并且在具有四个未知数(接收机x,y，和z，以及时间)的四个等式的系统中使用该测量值来消除这种偏移效应。对于相关于GPS的一般的信息，读者可以参考1992年由Van Nostrand Reinhold出版社出版的由Tom Logsdon所著的″导航卫星全球定位系统″一书。
本发明的最佳用途在于对使用GPS系统的设施的定位和跟踪，例如机动有轨车、轮船或货仓、卡车等。在这些应用中，用于通常是不可能有专门的电源供电，所有这些GPS接收机通常是电池供电的。因此通过降低接收机的能量的消耗将有助于增加电池的寿命。
在一般的扩频接收机中，接收机的前端(即RF和IF电子装置)在其接通之时将消耗大量的功率。如果信号的获得和同步占用的时间长，这将导致高能耗。多数已有技术中的GPS接收机不具有信号的存储装置(存储器)而是必须以实时的方式处理接收的信号。而且，这些接收机或是使用顺序的搜寻，或是同时地搜寻少量的卫星/码-偏移/多普勒(SCD)接收器(bin)来实现信号的获得。这种接收机必须连续地接收和处理每一个卫星信号，直到信号的SCD接收器被标识并且必要的NAV数据被解码为止。由于顺序搜寻中在相关于每一个GPS信号的SCD接收器被标识之前要经过实际的时间，所以这种顺序搜寻的能耗是高的。此外，多个SCD接收器能够被并行地搜寻以便减少所用的时间，但是由于现存的处理方法不是很低能耗的处理方法，所以这种并行搜寻的能耗仍然很高。而且，因为需要大量的电路装置，所以采用现存的处理方法的并行化的程度是十分有限的。
在本发明的一个系统中，一个中央设施或站必须跟踪多个设备(例如机动有轨车)。每一个被跟踪的目标带有对于来自几个可见GPS卫星的信号数据进行处理的GPS接收机；但是在接收机处不进行精确的位置确定。相反，在接收机只是进行部分的处理而将中间的结果返送到中心站。这些中间结果不需要导航解码或来自GPS信号的其它数据。因此该系统允许GPS接收机和信号处理器只通电到足以获得卫星信号的时间长度即可(确定该SCD接收器)。利用这种系统，主要的能量消耗在于获取过程，并且如果是信号的获取时间和能量被显著地降低的话，该GPS接收机在每一个装置上使用的能量将会极大地减小。
授予Nilles的美国专利5420593使用一个存储器来存储包括多个GPS卫星信号的已接收信号的时间间隔。已接收的信号被取样并且被以一个速率写入到存储器中，并且随后以更快的速率读出。在进行读出时，信号被数字化处理，以便获得接收的GPS卫星信号并且与之同步。这就实现对于GPS信号的获得的较短的用时。但是，在信号存储之后，接收机并不立即关闭，从而不能使用低供电的信号获取。而且，不能实现实质性的能量的降低。
授予Brown的美国专利5225842描述了一种以GPS为基础的集中设施跟踪系统，通过避免在该设施上对导航解进行计算来降低每个被跟踪的设施上的GPS接收机的造价。每一个所述设施都载有GPS接收机，处理来自几个可见GPS卫星的信号，并且该中心站根据处理的结果精确地计算被跟踪目标的导航位置。这种系统实际上并不减小在设施上的GPS接收机的能量消耗，并且实际上不延长装置电池的寿命或减少更换电池的次数。而且，不采用低功耗的并行相关技术。
发明概要本发明的一个目的是提供一种直接序列扩频(DSSS)信号处理结构，它能够使得接收机在接收的获取阶段中的多数时间被关闭，从而实现与接收机前端相连的装置的接通时间被显著地减少。
本发明的另一个目的是提供一种信号处理结构，能够在DSSS信号接收的获取阶段实现低功耗。
本发明的另一个目的是提供一种低功耗的并行相关方法，便于由可用的集成电路所实现并且使用低耗能的方法获得DSSS信号。
本发明的另一个目的是提供一种GPS信号处理结构，利用标准的顺序处理器(即相对慢并具有小的信源)进行P/N码和多普勒搜寻(与获取处理相关)，而在搜寻期间不要求接收机的前端被接通。
本发明的再一个目的是提供一种GPS信号处理结构，要求以很小的能量跟踪使用GPS的设施。
本发明的又一个目的是提供一种信号处理结构，能够根据针对具体的已接收信号的信噪比(SNR)的需要而动态地交换相干和非相干综合时间。
本发明的再一个目的是采用一种低的接收机输出取样速率而获得精确的子码片DSSS信号的获取定时。
本发明的再一个目的是提供一种GPS信号处理结构，展示出快速的GPS卫星信号的获取。
本发明的又一个目的是提供一种GPS信号获取的方法，即使当GPS使用一个廉价的、可能是不精确的本机振荡器时也能够实现快速的低能信号的获取。
根据本发明的一个方面，在DSSS信号获取期间，使用一个低功耗的高速并行相关器，以便降低获取过程的能耗。由于并行相关器的速度而使接收机处在导通条件的时间被减低，所以接收机的能耗被进一步降低。
根据本发明的另一个方面，接收机输出数据的时间间隔被取样并且存储在存储器中，并且随后将接收机关断。时间间隔的长度足以使得实现包含在存储的接收机输出数据中的任何CDMA/DSSS信号的获取。存储的接收机输出数据从存储中被重复读取可要求获取每个所需CDMA信号那么多次。为了保持处理过程的低能耗，在该获取过程中可用使用一个低能耗的并行(部分模拟)相关器。这种方案使用的能量比现存的是在交叉相关器的使用能量小得多。
根据本发明的集中GPS跟踪系统使得被跟踪的设施消耗非常低的能耗并且使用带有廉价本机振荡器的接收机。并行相关器的允许使用不精确的本机振荡器，因为在使用低功耗的获取过程中的许多频率被迅速地搜寻。而且，并行相关器的使用能够避免GPS NAV数据的接收和解调，进一步降低了接收机的平均接通时间。不再需要年历数据来支持一个减低的卫星搜寻时间，因为该并行的相关器能够快速地在所有的卫星码上搜寻。由于在跟踪单元不需要导航过程，所以只需要能耗很低的有限的处理过程，这种导航解在中心站产生。
附图简要说明相信是新颖的本发明的这些特征在所附的权利要求中作了描述。但是本发明的进一步的目的和优点可以参照通过结合附图的下述描述而更透彻地理解。


图1是根据本发明的第一实施例的一个遥控跟踪系统的框图；图2是根据本发明的在被跟踪目标上的一个跟踪单元的框图；图3是常规序列获取结构的框图；图4是根据本发明的一个实施例的顺序信号处理的结构的框图；图5是根据本发明的另一个实施例的并行信号处理结构的框图；图6是存储的数据和滑动的复制波形之间的并行相关处理过程的一个示意图；图7是表示产生该复制序列的结构的框图；图8是表示使用在图7的复制产生方法中的数据存储器、复制信号寄存器、和并行相关器的一个实施例简化的框图；图9是图8中的2-序列并行相关器的一级的一个实施例的框图；图10是表示用于产生分离码和多普勒复制序列的一种方法的框图；图11是表示使用图10的复制产生方法的数据寄存器、码复制寄存器、多普勒复制寄存器和并行相关器的一个实施例的框图；图12是图11的3-序列的并行相关器的一级的实施例的框图；图13是表示根据本发明的一个方面的差分数字-模拟转换器和取和的原理的示意图，图14示出无噪声和噪声自动相关的波形的示意图，用于接近相关峰值的1.0ms C/A码P/N序列的一个短暂部分；图15是表示低功耗并行相关器为基础的获取系统的框图，具有完整的IQ处理，其中的RF/IF部分产生两个正交的输出；图16是平方A/D转换器的一个实施例的框图；图17是数据存储器、复制产生、并行相关器组合的框图，该组合降低了每一个码/多普勒组合的码的寄存器移位的数目；图18是一个3序列乘法器的数字-模拟转换器单元的示意图；图19是一个乒乓方式数据存储器构成的示意图；图20是具有数据-多普勒预相乘的并行相关器的示意图；图21是具有数据-多普勒预相乘的全部I-Q处理器的框图；图22是具有数据-多普勒复数预相乘的全部I-Q处理器的框图；图23示出的是使用一个扫描移位寄存器的低能量寄存器写入方法的框图。
本发明实施例的详细说明图1中示出了多个GPS卫星12跟踪一个目标(设施)，例如携带有一个跟踪单元14的机动车有轨车，和一个中心站16。如前所述，每一个卫星12发送一个信号，在跟踪单元14中的GPS接收机使用该信号测量从该卫星到接收机天线的传播延迟(如果希望得知设施的速度的话，则测量延迟速率)。该卫星信号还包括周期地重复NAV数据，这对于从所测量的时间延迟确定导航解是必须的。由于在该GPS信号中的NAV数据的低速率(50比特/秒)，所以如果要收集该NAV数据，接收机就要开通一个相当长周期的长度时间(从1到几分钟)。而且，一个特定卫星的NAV数据是在时间上改变的，并且该GPS MCS监视这些改变，而且提供几乎是按小时更新的NAV数据。为了保证精确的导航解，任何GPS为基础的导航系统都必须使用不旧于大约四小时的NAV数据。如果设施的位置的监视比每四个小时更频繁，则该新的NAV数据将必须是每四个小时收集一次。NAV数据的保持则要求在接收机每个小时的操作期间是平均每15秒一次，如果在每一个被跟踪的设施都执行的话，将会引起可观的能量需求。
根据本发明的一个方面，导航的解是在中心站计算的而不是在设施上计算的。在被跟踪的设施上不需要任何NAV数据。只有与在每一个卫星和该设施之间的GPS信号传播的延迟相关的数需要在该设施上测量，并且该数据随后被送到中心站。该NAV数据可用通过在中心站中的一个标准GPS接收机或通过与适当定位的标准GPS接收机进行的通信来在中心站16中确定。根据需要，该NAV数据或导航解能够通过需要更少能量的较高速率的通信链路传送到在所跟踪的设施上的接收机。由于在该设施上不需要NAV数据解码，所以在该设施上的GPS信号的获取变成主要是该GPS处理任务，并且通过本发明的低能耗的获取方法使得集中跟踪系统的灵活性极大地增强。
如图2所示，一个机动有轨车的跟踪单元14包括响应来自GPS卫星的在天线5接收的信号的接收机2；一个处理器3和一个发射器4。接收的信号在处理器3中处理，以便查明并且利用从这些GPS卫星接收的信号之间传输时间的差异。通过利用这些时间差异，减轻了在该设施得知该GPS信号时间标记的需要，并且因而不需要在该设施进行数据流的解码。由于不需要GPS数据流的数据解码，所以接收机的处理过程简化为该GPS信号的获取和从获取的结果计算相关的时间差(如果要确定设施的速度的话，则还计算多普勒频率差)。计算出的时间差和表明与该差异相关的卫星的时间由发射机4从天线6发送到中心站。这种把GPS信号的获取作为GPS能量支出的主要部分的集中化跟踪系统可见于上面参考的Harrison、Pradeep、Brooksby和Hladik的相关专利申请No.08/456229.
图3示出使用串行相关器的一个常规串行获取结构。在一个常规的GPS接收机中，信号的获取之后是载波和P/N码的同步和NAV时间的解调，但是这些处理的模块在图3中没示出。这种信号获取的系统结构包括RF/IF(射频/中频)部分21，该部分包括天线211、RF放大器212、混频器213、本机振荡器214和低通滤波器215。该低通滤波器215把已接收的和降频转换的信号提供到一个模拟-数字(A/D)转换器22。A/D转换器22通常是以复制C/A码片的速率的整数倍进行取样和转换，并且把一个数字序列提供到一个串行数字相关器23。该相关器23串行地计算来自A/D转换器22的数字化接收机输出的子序列和来自码/多普勒(或复制)产生器24的C/A复制码子序列的内积。内积的产生是通过执行下列过程实现的首先把两个子序列中的第一项在乘法器231中相乘，并把结果存储在一个相关累加器232中，随后把两个子序列中的第二项相乘并且把它们的积加到相关累加器232中，以此类推。按照从A/D转换器22可得的子序列的顺序，该内积是以实时的方式执行的。象在常规方式中那样，子序列同跨越重复C/A码的单一周期。在已经计算了该内积之后，该相关累加器包括具有复制信号的一个C/A码周期的已接收子序列的交叉相关的取样，用于特定的C/A码、码的偏移和由复制产生器产生的多普勒频率。在来自A/D转换器22的子序列之后把求内积的操作执行若干次，同时使用相同的复制C/A码的子序列。该子序列的内乘积的结果随后由平方器29平方，并且在非相关累加器30中取和，得出相关处理结果的非相关的积分。该非相关累加器30的输出信号由门限检测器31检测，并且如果是在非相关累加器30中的信号的电平是足够高的话，则产生一个″信号获得″的命令。当获得一个信号时，控制器27监视相关的C/A码指数(卫星指数)、码的偏移和多普勒频率，并且指令码/多普勒产生器24或是转换到不同的C/A码(用于不同的GPS卫星)并且开始另一个搜寻，或是如果已经接收到足够的卫星信号则停止搜寻。如果在对于来自A/D转换器22的若干子序列处理之后没有获得信号，则控制器27指令该码/多普勒产生器24改变到不同的C/A码、码偏移或多普勒频率。随着每一个卫星信号的获得，控制器27把相关的码指数、码偏移量或多普勒频率提供到GPS信号同步和NAV时间处理单元(没示出)。
必须提供用于搜寻所有可能的C/A码、码偏移和多普勒频率的方案。控制器27通过对于卫星码产生器243和偏移产生器244的指令选择所希望的C/A码和码偏移。相对于来自A/D转换器22的比特数据流，偏移产生器244提供从卫星码产生器243产生的复制码的时间偏移量。多普勒I/Q产生器242产生代表由控制器27实现的多普勒频移和本机振荡器频率误差的组合的正弦数字表示。由乘法器241产生的复制信号作为该正弦信号和C/A码复制的乘积。为了保证GPS信号的的检测，该RF/IF部分21必须既产生同相(I)的输出信号也产生正交(Q)输出信号(图3中没示出)，并且这两个信号被处理以便实现信号的获取。而且，该I和QRF/IF输出信号的每一个必须利用I和Q多普勒正弦分量处理，如同在GPS领域中的技术人员所公知的那样。
在图3中输出的常规方案要求从RF/IF部分21输出的接收机输出数据在得到之后尽可能快地处理，并且进行的处理受到已接收信号中的码速率的限制。根据本发明的用于改进的序列信号获取的处理器的构成在图4中示出。该系统的构成和图3的构成相似，但是不同点在于添加了一个信号存储存储器33，并且对于RF/IF部分21的供电由控制器35所控制。RF/IF部分21提供的GPS信号由RF/IF部分21转换成数字形式，但是此时的A/D取样速率可以被设置在C/A码速率的非整数倍。存储器33存储足以实现信号获取的输入信号长度，并且使得该RF/IF部分在存储之后关断。随后该获取过程进行读出并可能是重新读出存储在存储器中的数据。由于该RF/IF部分21消耗大部分的能量，所以此种方式的能量消耗被显著地降低。而且，获取的过程不再受到象在已有技术中指出的已接收信号的码速率的限制。这种非整数倍的输入A/D取样速率使得该获取处理器确定精确的GPS信号传播数据差(对于确定该位置结果是必须的)，同时使用低得多的取样速率。而且，当SNR不是很低时，或当精确度的要求不是很高时，该低的非整数倍的取样速率使得所以确定的时间差具有足够的精确度，从而使得能够避免通常所需的传统的载波和P/N码同步处理(例如用于载波跟踪的Costas锁相环，和用于码的跟踪的超前-迟后延迟锁相环)。
把已收信号的数据组存储在存储器中并且按照处理不同的SCD接收器的需要重新读出该存储器的优点在于，相关处理可以在一个时间周期上进行而没有由于本机振荡器的不稳定性或不精确性所引起的信号获取精确度的丢失。而且，如果存储的信号也被用于提取为了得到导航解所需要的时间的延迟，则就没必要保持在GPS接收的获取和相位跟踪之间的精确的定时。对于不要求在测量(例如设施的跟踪)之后立即应用该导航解的场合，能够使用一个非常低功耗的集成电路来构成一个非常低功耗的GPS接收机，把序列相关器(以及其它的电路)和低功耗数据存储器相结合。非常低功耗的大规模集成电路在工业中已经在生产中(例如1.5V,0.35微米互补金属氧化物半导体，即CMOS工艺)。
利用这种GPS系统，就象在多数DSSS系统中那样，在信号处理之前的SNR是很低的，并且必须要通过已收信号的实际的周期，以便得到对于由门限检测器31执行的可靠信号检测来说是必须的高的SNR相关性的峰值。对于一般的民用GPS应用，来自RF/IF部分21的大约20ms的信号必须被处理和存储。为了使该存储器保持在小容量，来自RF/IF部分21的信号被以低速率取样并且被量化成只有几个不多的电平。对于民用应用来说，普通的GPS接收机一般实现30米的GPS固定(定位)精度。具有这种精度GPS的定位能够从信号码的偏移量计算出来，这种偏移量是以小于十分之一的C/A码片的误差度量的。通过标明与交叉相关峰值相关联的复制信号码偏移量来测量信号码的偏移量。在本发明的一个实施例中，产生来自非相关累加器30的结果序列，以便增加复制码的偏移量而同时保持码指数和多普勒频率的恒定不变。如果观察到大的相关结果，则把一种内插算法用于产生的结果序列并且估计与相关峰值关联的码偏移量。实现码片的十分之一的码偏移量精确度。而同时以近似于该C/A码片速率的两倍的速率取样该信号。某些传统的GPS接收机在信号的获取过程中不能够实现所希望的十分之一码片的精确度；相反，某些GPS接收机在以两倍的C/A码片速率取样该信号，而码同步期间能够实现这一精确度，并且调谐该取样相位作为超前-迟后延迟锁相环路的一部分。此外一种方案，其它常规GPS接收机通过以十倍C/A码片速率取样该信号并且标明该码偏移来实现十分之一码片的精确度，这将得到最大的相关峰值。降低取样速率要求较小的存储器和较低的处理速率。
在A/D转换器22的输入端的SNR是远低于零的，所以当该A/D转换器只使用三个正确选择的表示电平时就很少出现信号的劣变。每一个取样能够仅采用两个数据比特按照符号的幅度而被方便地编码。为了保证信号的检测，I和Q的RF/IF输入信号都必须被产生、存储和处理(在图3和图4中只示出了一个RF/IF频道)。就象GPS专业的技术人员所熟知的那样，使用三个或更多的表示电平能够提供对于非GPS信号的实质上的抗干扰能力。但是，如果对于I和Q信号只是采用两个表示电平(一个比特)的话，则就要求较小的数据存储器，而这在某些应用中具有价格上的优势。在本发明的一个实施例中，I和Q的RF/IF输出信号是被同时地数字化和存储，并且该数据存储器的长度足以保持为实现所要求的时间(例如20ms)的全部数据序列。利用每毫秒1023个C/A码片并且I和Q的RF/IF信号都是以每个码片两个样值，而且每个样值有两个比特，则对于20ms的信号数据段具有大约170000个比特需要存储。为了方便起见，该I和Q数据可以被认为是存储在分别的I和Q存储器中。当所要求的数据已经被取样、转换和存储时，该接收机就可以被关闭，而且记录的数据可以被处理。
在本发明的顺序的方法中，存储的数据在用于码的每一个组合、码的偏移和多普勒频移处理过程中被重放(读出)一次。在图4的系统中，存储的数字数据取样的序列被从存储器33中读出，每次读出一个样值。来自存储器33的序列的每一个样值由在乘法器231中的码/多普勒产生器24来的序列的样值相乘，并且把结果累积在相关累加器232中。来自该码/多普勒或复制产生器的序列或数据段是在测试条件下针对具体的码、码偏移和多普勒频率而生产的。如此处理的存储器序列的长度就是相关的综合的长度，通常选择为该C/A码的一个全长，即是1.0(ms)。以此方式处理若干个(例如20个)相邻的1.0ms数据的数据段而不改变复制顺序。在每一个1.0ms的数据段被处理之后，存储在相关累加器232中的数据值表示在该1ms的复制和数据段(序列)之间的相关性。该值由平方器29平方并且加到非相关累加器30。在针对于给定复制信号的第一个1.0ms的数据段被处理之前，非相关累加器30被复位为零，以便使得最终累加结果代表由该复制信号限定的用于特定码、码偏移和多普勒频率的总的相关记录(score)。类似地，该相关累加器在每一个1.0ms的数据段被处理之前被复位。门限检测器31监视该相关的记录，并且如果该记录是大于规定的门限时，则产生″信号获得″信号。当接到该″信号获得″信号时，控制器35执行简单的峰值-搜寻和内插运算(下面将要描述)，以便找到在检测条件下的和给定码指数和多普勒频率相关的码偏移的最佳估计值。随后，控制器35选择另外的码、码偏移和多普勒频率组合，并且指令复制产生器改变复制信号，以便反映这种改变。对于多个对应于所要搜寻的码、码偏移和多普勒频率的复制信号，该信号的获取过程被重复多次，并且当着所希望的GPS信号的数码(不同的C/A码)已经被获得时，停止这一处理过程。控制器35随后产生与获取信号相关的码的指示符、估计的偏移值和多普勒频率，作为输出信号。
使用如图4所示的一个数字相关器23,I和Q的存储器数据能够被顺序地处理(例如处理所有的I数据，然后再处理所有的Q数据)。另外，I和Q的存储器数据能够通过使用分别的数字相关器而被同时地处理。在任何条件下，为了保证信号的获取，I和Q多普勒处理必须既对于I存储器数据执行，也对Q存储器数据执行。因此存在四种I-Q组合，并且它们可以由一个数字相关器顺序地处理，或者由多个相关器同时处理。在一种顺序处理的方法中，对于全部存储器数据顺序与一个给定的复制编码指数、码偏移和多普勒频率的相关结果按照下列的方式进行计算首先把相关和非相关的累加器复位为零。随后，用I多普勒复制对I存储器数据处理，并且把相关的结果在相关累加器中累加。随后用Q多普勒复制对Q存储器数据处理，并且把相关的结果在相关累加器中进一步累加。全部的相关累加结果随后由平方器29平方并且被加到非相关累加器30中。该相关累加器随后复位。随后，Q存储器数据由I多普勒复制处理，并且把相关的结果累加在相关累加器中，随后，I存储器数据由Q多普勒复制处理，并且把相关的结果反相(乘以-1)并且进一步累加在相关累加器中。总的相关累加的结果随后由平方器29平方并且被加到非相关累加器30。这一过程针对于每一个1.0ms的存储器数据段重复，在数据段之间不对于非相关累加器进行复位，并且要求完全的读出周期用于I和Q存储器数据。通过使用分别的多普勒IQ产生器242、乘法器241和数字相关器23，能够降低获取的时间和能量，以便同时地处理所有的四个I-Q组合。
在一个传统的方式中，码/多普勒产生器24如图所示包括多普勒I/Q产生器242、卫星码产生器243、偏移产生器244和乘法器241。多普勒I/Q产生器242以相关于取样速率的所希望的频率产生正弦或余弦波数字顺序表示，并且例如能够由地址计数器所驱动的ROM所实现。可以通过控制存储的正弦取样被读出次序来选择正弦波的频率和相位(I或Q)(例如通过地址鉴别和开始地址的选择分别地实现)。其它的数字正弦波产生器对于本专业的技术人员也是公知的。对于GPS C/A码来说，熟知的状态机能够被用来以正确的次序产生C/A码比特。由乘法器241对于多普勒正弦波和C/A码值相乘，以便产生复制信号。用于搜寻所有可用的码偏移的方案是通过使用偏移产生器244对于来自卫星码产生器243的存储码复制的时间偏移提供的。利用由卫星码产生器243实现的这种状态机，通过在开始相关处理之前把状态机预置到相关的状态，实现特定码偏移。对应于不同码的偏移的初始状态能够被存储在一个ROM中，并且由一个简单的二进制地址计数器检索。
在实际中，通过首先选择一个码和一个多普勒频率并且随后通过不同的码偏移进行的检索，获取检索被方便地执行。随后，多普勒频率被改变并且不同的码偏移被重新检验。非相关累加器30能够被作为一个累加器的阵列实现。每一个累加器用于在相邻偏移的顺序中的一个候选码偏移。这种累加器的构成使得用于相邻偏移的标记被同时地检验，以便使得能够应用一个内插算法来找到与该实际标记的峰值相关的子数据段偏移值。如果采用顺序内插算法，该峰值偏移值能够被内插，尽管只使用信号累加器单元。
可用通过同时地处理多个码偏移来降低总的获取时间。例如，多个数字相关器23可以被使用，每一个由复制信号的不同的延迟版本所驱动。不同的延迟可用用耦合到码/多普勒产生器24的输出的一条抽头的延迟线来实现。这种不同的抽头的每一个随后能够驱动分别的串行数字相关器23，并且每一个相关器的输出的结果能够被在非相关累加器阵列中的相关的部件分别地平方和累加。
根据本发明的另一个方面的用于低功耗和快速信号获取的一个GPS接收机的方案在图5中示出。该图中示出的结构和图4中示出的结构相似，但是其中的串行数字相关器、串行多普勒和P/N码产生器和串行读出存储器现在分别由并行数字相关器36、并行多普勒和P/N码产生器37和并行读出存储器33所取代。本发明的一个方面是在并行相关器中进行大量并行模拟取和的方法。这种模拟取和，连同存储器的大量并行组成、复制产生器和相关器单元一起，使得在相关处理过程中时间占用和能耗大大地降低。这种模拟的取和结果被A/D转换器38转换成数字形式，按照随后所描述的那样，该转换器38可用和平方器结合。这种并行结构还利用了传统的低功耗互补金属氧化物半导体(CMOS)集成电路的优点，以便实现低能耗的使用。在CMOS电路中的耗能主要是由电路的节点电容的充电和放电所决定；在那些电压静止(不改变)和或电容很小的节点处的能耗很小。利用本发明，多普勒和P/N码复制产生器和寄存器、数据存储器和并行相关器被构成来减小在相关处理的过程中被充电和被放电的CMOS节点的数目。
图6示出了并行相关的概念并且示出已收的和复制的信号都没有多普勒移频的波形。数字信号数据被顺序地写入到数据存储器，使得可供RF/IF部分21和A/D转换器22所用。数据存储器33被构成用于大批量的并行输出，以便使得数据的长序列在输出被同时地得到。而且移位寄存器1004输入有选择的复制信号，并且其构成是用于具有和来自数据存储器的数据长度相同的大批量并行输出的数据。用于给定多普勒频率、码指数和码偏移的并行数据序列和并行复制序列之间的取样交叉相关(即内积)由并行相关器1000立即全部产生，使用在乘法器阵列中的一个对应的乘法器，存储器数据序列的每一个成分由复制序列的对应成分相乘。乘法器的输出信号被同时地取和，以便形成在相关器输出端相关处理结果。通过移位该复制寄存器一个步长而同时保持该存储器数据的稳定，而产生出用于相邻码偏移的相关的处理结果。此外，尽管该存储器数据被移位，但是该复制信号能够被保持恒定。
在本发明的一个引人注意的实施例中，该并行输出数据和复制序列是1.0ms的长度，并且其覆盖了该C/A码的一个周期。通过以近似于每个C/A码片两个样值的速率进行取样并且以使用一个两比特符号-幅度格式的A/D转换器数字化成三电平，从RF/IF输出信号中产生出数据序列。如果该A/D门限电平被正确地选择，电平的取样速率和数目将避免数据的混淆和实质上的SNR的劣变，并且生成在2100取样数量级的序列长度。这种符号-幅度格式使得在上述的乘法器阵列中使用简单的乘法器。其它的可用考虑的数据表示、取样速率和并行生成序列的长度是可能的，并且对于本专业的技术人员是显见的。
图7示出了用于产生并行输出复制序列的一个方法。在码/多普勒产生器1008中，以希望的相位和多普勒频率，一个C/A码产生器1001产生所希望的C/A码序列，而一个数字正弦信号产生器1002产生数字的正弦波序列。乘法器1003顺序地把该码和由码/多普勒产生器1008提供的正弦波序列顺序地相乘，以便产生复制的序列，并且该序列被位移位到并行输入的码/多普勒(复制)寄存器1004中。
复制序列最好是表现为三电平(两个比特)的符号-幅度格式，或者双电平(一个比特)信号格式，因为这些格式相对于使用更多比特的格式而言，降低了并行相关器的复杂性和功耗。使用三个或更少的电平，在复制序列中的多普勒成分将会具有较高的谐波含量，并且这些谐波含量能够与输入的信号伪相关。这一问题的避免是通过把RF/IF本机振荡器频率选择成该RF/IF输出信号实际从零频率偏移实现的。通过把偏移量选择得足够大，所有产生必要的多普勒复制频率的谐波都将是在远高于该最高的多普勒复制频率之上。这种谐波问题对于设计超外差的本专业的技术人员来说是熟知的。如果希望，可用通过在多普勒和复制序列表征中采用更多的比特并且在复制寄存器中的每一个取样的更多的比特来降低多普勒复制谐波电平。但是，这将增加信号获取实现装置的功耗和复杂性(尺寸)。
图8示出使用图7的复制信号产生方法的数据存储器33、复制移位寄存器1004和并行相关器1000的局部构成图。数据序列和复制序列都是使用两比特的符号-幅度表示，并且由于在存储器33、移位寄存器1004和相关器1000的每一个中的单元的行彼此是按照列方式对准，所以来自两个序列的对应取样的符号(S)和幅度(M)能够被方便地以每一个输入的值馈入到对应的乘法器1200。利用来自这两个输入序列的符号-幅度输入值，例如-1或1，每一个乘法器1200都产生-1、0或1作为输出信号。单独的数字-模拟转换器1300把每一个数字乘法器的输出信号转换成模拟形式。通过把输出信号提供到表示该模拟相关结果的共同的输出，所有的D/A转换器的输出信号被取和。采用电荷取和就能够很方便地实现这种模拟取和，但是其它的模拟取和的形式也是可用的。这种取和的方法特别有效，需要很小的功率，不要求任何模拟存储器，而且特别快。这种并行相关器的结构的另一个好处是该码和多普勒序列是可编程的，允许单一的相关器在获取过程中在多个码的指示、偏移和多普勒频率上快速地搜寻。
图9示出的是在图8中的双序列并行相关器的一级的实施例。乘法器1200产生符号和幅度输出比特，控制在D/A转换器1300中的开关1400和1500。开关把电荷取和电容器1100的一端连接到正电压基准接端或负电压基准接端，或者连接到输出基准电压接端(例如接地)。取和是有两个步骤的过程产生的。首先，充电-复位线被设置为低电平，关闭充电复位开关1600并且强迫在每一个并行相关器中的开关1400把相关的电容接到输出基准接端(图9中的地)。这将对所有的电容放电。随后，充电复位线设置为高电平，操作充电复位开关1600，并使得在每一个并行相关器电路级中的数据和复制数据分别地控制相关的符号和幅度开关1500和1400。这两步骤的处理过程保证了在充电取和电容工作的时间段上不出现过度的充电。其优点在于能够通过使用例如金属-金属交叉电容器和二进制电子开关来实现该并行相关器。最终，其优点在于能够以简单的取和线路的延伸来实现电荷取和在多个集成电路上的扩展。
图10示出了产生复制信号的另一种方法。利用该方法，码和多普勒复制序列被存储在并行输出寄存器中。码/多普勒产生器1010的C/A码产生器产生希望的C/A码序列，并且这一序列被移动到码复制寄存器1005中。相似地，码/多普勒产生器1010的数字正弦波产生器1002以所希望的相位和多普勒频率产生数字化的正弦波序列，并且这一序列被移入到多普勒复制寄存器1006中。
图11示出了使用图10的复制数据产生方法的数据存储器33、码-复制寄存器1006和并行相关器1000。使用分别的码寄存器1005和多普勒寄存器1006，得出分别的存储器数据、码和多普勒序列。对应于来自这三个序列的取样的符号(S)和幅度(M)比特被馈送到对应的乘法器1201。利用信号-幅度输入值，例如来自数据和多普勒序列的-1、0或1，以及来自码序列的-1、0或1，每一个乘法器1201产生一个-1、0或1作为输出信号。利用前面针对两个序列并行相关器的描述的模拟取和，不同的乘法器输出信号被全部地同时取样。
图12示出了图11中的三序列并行相关器的一级电路的实施例。该相关器电路级和图9中的双序列并行相关器的内容相似，但是该乘法器具有另外的一个异或门1205，使得分别的码的寄存器的比特作用于相乘结构的符号。
图8和图11的两个和三个序列并行相关器能够被概括为多个序列并行相关器。就两个序列相关器而言，是该三个序列的相关器把交叉相关序列(复制数据)之一解除而变成为两个序列的相关器。一般地说，这种分解既可以实施于数据，也可以实施于复制序列，以便提供一个多序列并行相关器，即内积装置。
在并行相关器中的″差分″模拟取和可以具有较低的噪声敏感性和其它的优点。图13中示出了一个普通的差分取和构型。在并行相关器中的每一个电路级中，两个D/A转换器是由来自相关乘法器的相同的符号和幅度的输出信号所驱动的。一个转换器被标记为正的，而且其电容器接到正取和线路，而另一个转换器被标记为负的，而且其电容器接到负取和线路。如图本专业所公知的那样，在每一个转换器中所示的开关是以电子开关实现的。两个转换器的操作完全相同，但是在负转换器中的符号开关1500是相对于该正转换器的符号开关来说是反接的。利用这种差分方法，正和负取和结果之间的差异必须被用来确定最终的相干结果。如本专业的技术人员所熟知的那样，这可用通过使用例如高速线性的或开关电容的差分放大器来实现。此外，正和负的取和结果可以被分别地进行A/D转换并且在进行平方和非相关取和之前对于它们的差进行数字计算。
图11的三序列并行相关方法比图8的双序列方法使用更少的功率，因为当生成用于随后的码偏移的相关结果时只有1比特深度码寄存器需要位移；在分别的多普勒寄存器中的序列能够被保持固定不变。移位两比特深度的一个寄存器所消耗的能量大约是移位一比特深度的一个寄存器消耗的能量的两倍。由于寄存器的位移是采用这种并行相关方案主要的能量消耗，所以这种三序列的方法具有优势。另一方面，双序列的方法在乘法器中使用较少的移位寄存器部件(比特)和较少的异或门，因此具有较小的实际电路。这种实现尺寸上的差异随着多普勒复制序列的比特数的增加而减小。
图9和图12中示出的D/A转换器1300利用串行的开关来控制充电取和电容的充电。用于乘法器和模拟转换器(D/A)的另一个实施例被示出，用于图18中的三序列的情况。本实施例的优点在于其数字逻辑功能直接地驱动电荷取和电容器，并且不需要开关的串行连接。这种乘法器-D/A的结合是便于在普通数字CMOS处理中实现。电容器1101和1102实际上具有相同的值并且共同提供三电平D/A转换，例如-1、0和+1.-1的电平用于把两个电容驱动为低电平(数字接地)，+1的电平用于把两个电容驱动为高电平(数字Vdd)，而0电平用于驱动一个电容为高电平而另一个电容为低电平。在乘法器2001中，同门1210和与门1211把该两比特的数据和多普勒值相乘，以便形成符号-幅度乘积。同门1212随后把该两比特的乘积转换成A和B信号，在相同或不同的方向驱动这两个电容器。最终，同门1213以二进制码值与A和B信号相乘，而非门1214用于对于电容器接地，以便在复位阶段中对于电容进行放电。
对于存储的GPS信号的给定的长度，在于相关和非相关处理之间存在一个折衷。随着相干相关长度增加，每一个相关处理结果的SNR被增加当时可供进行平方和非相关累加(积分)的相关处理结果的数目减少。本专业的技术人员公知，相关处理长度每增加10倍，该SNR就改进10dB，但是对于非相关处理长度的10倍增加来说只是改进5dB。所以，对于一个给定的存储数据长度来说，通过执行一个长度相干相关过程而使得预先检测的SNR被最大化。可是，非预测性的接收机的移动或本机振荡器的抖动将限制相关处理的可行长度。而且，随着相干相关长度的增加，多普勒接收器的带宽被减小，并且产生出更多的必需被搜寻的多普勒接收器。图4和图5的系统结构便于通过复制产生器的控制、相关和非相关累加器的复位以及对于平方功能的旁路，而实现相关和非相关处理长度的动态交换。
一般的情况是，为了实现可靠的检测而需要的预先检测的SNR要比用于精确相关峰值定位(即内插)所需的SNR低。所以，通过使用较短的相干相关过程而使得获取时间和能量被减小(并且因此在较少的多普勒接收器上进行搜寻，这些接收器是与将允许的检测的可靠性限制一样宽)，直到观察到一个相关检测为止，并且随后使用接近得出该检测结果的码偏移和多普勒位移处理具有更长相干相关性的数据，以便增加SNR并且执行更高级的码的偏移内插。图4和图5的结构很方便实现这两步的处理过程。
图14示出了用于1.0ms的C/A-码P/N波形(没取样)的无噪声自动相关波形的一部分。对于幅度大于一个码片宽度的所有的偏移量来说，该自相关值是非常接近于零，并且是用于在-1和+1码片宽度之间的偏移的三角函数。本发明的另一方面在于，不是使用实际上比C/A码片速率高两倍的取样速率，而是使用该C/A码片速率的一个非整数倍的速率来实现精确的子码片相关峰值时间的估计。利用C/A码片每一个的取样的整数N，当接收机的带宽实际上比GPS信号带宽要宽时，在C/A码片周期的1/N的输入信号时间偏移变化量之上的离散时间自动相关取样值是保持实际上恒定。这是一种量化的形式，并且如果N是不大的情况下得出实际的量化误差。例如，一个C/A码片十分之一的偏移测量精度将需要N=10倍于C/A码片速率的一个取样速率。采用进一步受限的接收机的带宽，该自动相关取样值随着输入信号的时间偏移而变化，但是没有必要是与输入的偏移保持线性关系。如果采用非整数的倍乘关系，则按照信号C/A码片的顺序，取样的瞬时过程或进度被取样。这一过程使得计算的自动相关值实际上随着输入信号的时间的移动而线性地改变，并且具有小得多的时间移动。尽管上述的讨论是集中在二进制C/A码的自动相关的问题，但是该取样进行的方法也可以适用于一般的多重电平的信号。
利用复制码指数和匹配于噪声输入信号的多普勒频率，该串行或并行的相关器将计算表现出自相关函数的噪声取样。通过选择信号取样的速率，使得每1ms的C/A码周期中有整数取样(例如2183)，来自例如20个连续1ms的数据存储器序列的相关结果(使用相同的复制码偏移)，将在该C/A码自动相关波形上得出同一个点的二十个噪声样值。在信号的获取过程中，复制的多普勒频率和相位很少和信号的多普勒频率和相位严格地匹配，使得对相干的相关结果进行平方成为必要，以便保证正的相关结果。图14中还示出典型的被平方的1ms相干相关取样点(x)，是针对于靠近已收信号的几个码偏移计算的，并且具有和输入信号匹配的码指数和多普勒频率和相位。通过对于来自相同的码偏移的被平方的样值进行平均，产生对应自动相关值的一个较低噪声估计值。典型的被平均自动相关取样也被示于图中。这一平均是所谓的非相关累加。相对于三角函数的取样网格的相位是取决于相对于输入A/D取样时钟的已收波形的相位。
在图14的波形中，自动相关峰值的时间是所感性趣的参数，并且该峰值时间不在该取样网格上。但是，使用围绕该峰值时间的被平均的自动相关值，该峰值时间可用通过内插而不估计。对于本专业的技术人员来说，各种内插的方法是公知的，但是一种方法是估计增加码的偏移对于平均的自动相关取样进行分级，并且随后搜寻两个最大的相邻的项(entries)。左侧选项(较早的一个)和它的左侧相邻的选项(在图中的点B和A)共同定义了一条线，而右侧的选项和它右侧相邻的选择(在图中的点C和D)共同定义了另一条线。当SNR是足够高时，这两条线相交在两个原始端点(在图中的A和D点)之间的某处，并且与该相交关联的时间就是该估计的相关峰值时间。这种方法要求两个同时等式的求解，可用使用串行的或并行的方法，并且由图4和图5中所示的控制器35计算。
图15示出了根据具有全部的IQ处理获取系统的一个低功耗并行相关器，其中的RF/IF部分(没示出)产生两个正交的输出信号，传送到A/D转换器22和56。数目35把电源加到该RF/IF部分以及A/D转换器700和701.A/D转换器56产生取样的I数据，存储在数据I存储中，而数目22产生取样的Q数据，存储在数据Q存储器中。
在该系统的一个实施例中，输入A/D转换器以每秒2.183百万个取样周期地取样I和Q输入信号，每个C/A码周期产生出2183个样值，并且是每个C/A码片有大约2.1个样值。这些样值被量化为3个电平，并且使用两比特符号-幅度表示，如前所述。I和Q数据存储存储器的每一个读大到足以存储实现信号获取所需的全部的数据段。对于标定的利用的场合，通常是20ms。在I和Q数据已经被存储了20ms之后(2183X20样值)，从该RF/IF部分去除电源并且从输入A/D转换器去除电源，并且开始获取处理过程。该I和Q数据存储器每一个是被构成为2183个两比特取样的20行，具有2183个同时的输出(一个整行)。使用了四个分别的三序列并行相关器，标为II、IQ、QI和QQ。这些存储器包括复合的并行相关器70。该并行的相关器的每一个使用2183个取样的序列长度。I数据存储器驱动II和IQ相关器，而Q数据存储器驱动QI和QQ相关器。而且，I多普勒寄存器驱动II和QI相关器，而Q多普勒寄存器驱动IQ和QQ相关器。数据处理的次序被设置，以便在该码索引和多普勒频率被改变之前，针对给定的复制码指数和多普勒频率检验全部希望的复制码偏移。而且，在该行被改变之前，针对所存储的I和Q数据处理全部希望的码偏移。这将最大可能地减小组合的存储器的读出和码寄存器移位的能量的使用。其它的存储器行、码指数和多普勒频率处理的次序也是可能的，并且该次序能够被选择成减小能量的消耗。该II和QQ相关处理的结果被取和，以便通过连接相关的取和线而形成II+QQ，并且通过连接相应的取和线使得QI和IQ相关处理的结果被取和。对于正确的I-Q处理过程，QI或是IQ结果必须被反相，并且可用通过例如对在所有的选择的并行相关器的模拟转换器中的符号开关的传感倒相来实现。在本实施例中形成IQ-QI。
利用该GPS信号，每一个II+QQ和IQ-QI信号的SNR通常是0-4dB。这些信号被充分地表示为几个电平(例如-1,0,1)，并且由A/D转换器700和701转换成数字形式，并且随后由平方器702和703进行平方。平方的信号由数字加法器46取和并且存储在累加器44中。累加器44具有与每一个候用码偏移相关联的分别的存储器的位置，并且具有不同接收数据的数据段的每一个码的相关的结果在相关联的存储位置中进行累加。
图16示出进行平方的高速A/D转换器的一个实施例，其结合了A/D和平方运算的功能。其中的两个比较器61和62确定模拟值是否在与模拟表征电平-1、0、和+1相关联的两个门限值之上、之下或之间。逻辑单元63随后把比较器的结合输出状态变换到适当的平方数字值。如果希望的话，通过添加更多的比较器和门限电压，该转换器很方便地被用于多于三个表征电平。
取样速率、存储序列的长度、和同时存储器输出长度能够被选择来最佳地适于GPS应用。例如，通过存储全部的对于信号的获取来说是必须的数据段，该RF/IF部分能够在最短的可能时间(与所需的数据段的接收相对)之后而不关断。存储的数据组随后被用于在获取搜寻中的全部SCD接收器的处理。此外，可用使用更短的存储器，其代价是必须保持RF/IF部分一段更长的时间。例如，另一个引人注目的实施例中使用了一个在图19中示出的″乒乓方式″存储器结构。其中的I和Q数据存储存储器192和194的每一个分别地只有2.0ms的长度并且被构成为两个并行输出的1.0ms的行(例如象以前那样，每一行中有2183个取样)。在I和Q数据信道中，一个数据行是被并行提取的，以便实现并行相关，同时其它的数据行是以来自该RF/IF部分的数字化数据写入的。整个的I和Q数据序列长度的每一个占有1.0ms的数据段。全部的20ms数据组则在大约20ms中被处理为单一的SCD接收器。由于整个的数据序列不被存储，所以如果另一个SCD接收器不被测试的话，则该RF/IF部分必须被供能并且产生另一个完整的序列。平均而言，在信号的获取过程中，这将增加RF/IF部分必须被保持供电的时间。但是，存储器尺寸的减小是非常可观的。在某些应用中(例如在严重的阻塞条件下的军事接收机)，GPS SNR是非常低的，并且用于实现获取的数据序列的长度可以是长到存储整个序列已经是不实际的程度。在这种条件下，乒乓方式的获取结构具有优势。
在某些应用中，如果能够进一步减低数据存储存储器的尺寸将是有益的。利用两个数据段(乒乓方式)的存储结构，能够处理接收机输出数据的长的连续数据流。以更长的获取时间为代价，通过消除来自每一个存储器的1.0ms之一两个数据段I和Q数据存储器192和194(图19)能够被降低为单一数据段的存储器。通过这种降低，时间相邻的1.0ms的接收机输出数据段不再被处理，只有相间隔的1.0ms数据段被捕捉到存储器中并且被处理，并且这将加长了用于处理给定数目的接收的信号数据段的处理时间。
为了进一步降低存储器的大小和并行相关器的复杂性，并行相关器的长度和相关联的寄存器和存储器数据段都可以被制为小于所希望的相关处理长度。所希望的相关处理长度可用通过处理多个较短的数据的数据段并且把它们的结果相关地组合来实现。例如，一个1.0ms的相关处理长度能够通过在两个相邻的0.5ms数据的数据段上使用一个单一的0.5ms长的并行相关器、并且在A/D转换之后把其结果数字地相加来实现。相关器长度、相关处理长度、存储器数据段的数目、和码偏移搜寻宽度的各种组合都是可能的。
当普通串行输入-串行输出(SISO)存储器的造价尺寸和功耗是充分低的时候，在这样的存储器中存储器全部需要的I和Q序列、关闭RF/IF接收机部分、并且把这种存储器与乒乓方式或单数据段存储器结构结合使用将是有益的，以便检测所有希望的SCD接收器。对于被测的每一个SCD接收器，全部I和Q数据序列被从SISO存储器一次读出，并且该读出过程将会消耗能量。但是，由于RF/IF部分被关闭，所以如果SISO存储器的功耗相对于RF/IF接收机部分的功耗而言是很低的话，则系统的能耗将是很低的。其它存储的序列的长度、同时存储器输出的长度和取样速率也都是引人注意的。
在图8和图11示出的双序列或三序列并行相关器的实施例中，相关数据和复制数据取样的乘积是以并行的方式在该相关器中执行。这将使得不同的多普勒接收器被检测以便实现获取，而不必收集新的已接收数据。图20示出了并行相关器以及关联的并行存储器的另外的一个实施例，其中的数据和多普勒样值在被存储到并行存储器2002中之前由乘法器2001相乘。优点是使得在并行相关器中的乘法器简化。这样，每一个相关器乘法器把相关存储的取样只同一个单一的相关码比特相乘。用于这种相关器实施例的组合的乘法器和D/A转换器和图18中示出的情况相似，但是包括同门1210和1212和与门1211的数据-多普勒乘法器和A/D转换器被移出到相关器之外的数据存储器的前面。断开的对于同门1213的输入被耦合到数据存储器的输出。利用这一实施例，如果为了实现获取而进行不同的多普勒接收器的测试的话，则必须存储新数据，但是在某些应用中这不是一个缺点。
图20中示出的组合的并行相关器和并行存储器能够被使用来形成一个简化的完整I-Q处理GPS获取装置。在图19中示出的I-Q获取装置中，有四个分别的并行相关器，耦合到数据的I和Q以及多普勒I和Q寄存器(并行存储器)，并且耦合到并行的码寄存器。使用图20中所示的更为简单的相关器和存储器的结构的另一种完全I-Q处理GPS获取装置的实施例在图21中示出。在本实施例中，4个并行的数据-多普勒存储器分别地保持着II、QQ、IQ和QI数据多普勒乘积序列。如前所述，每一个并行存储器都能够构成为乒乓方式或单一数据段存储器。不存在单独的数据和多普勒存储器。每一个并行的存储器被接到关联的并行相关器，而每一个并行的相关器也接到单一的并行码寄存器。在存储器部分和相关器部分之间的这种被降低的互联性将使得该完整的I-Q处理器的实施例具有一个简单(体积小而造价低)的集成电路设施方案。
通过在数据存储之前执行II+QQ的相加和QI-IQ的相减将会进一步降低图21的实施例的复杂性。在进行存储之前，相加和相减的输出信号经常能够被化简或截短到两个比特而几乎没有使SNR的劣变。所以如图22所示，只需要两个数据-多普勒存储器(一个用于II+QQ数据，而另一个用于QI-IQ数据)、两个并行相关器和一个码寄存器。如前所述，每一个数据多普勒存储器都能够被构成为乒乓方式或单一数据段存储器。并行相关器、并行存储器和序列倍乘方式的其它结构同样可能并且具有优点。
图17示出了一种组合的数据存储器、复制数据产生器并行相关器的结构(只用于II相关处理)，该结构把每一个码/多普勒组合的码寄存器移位的数目降低到2183个移位，并且消除了对于任何非相关累加RAM的需要。代价是输入存储器必须被分段，以便使得所有的存储数据被同时地存取。这些数据是在1.0ms的数据组中加到分别的并行相关器的。这些并行相关器都是由相同的码和多普勒复制数据所驱动，并且它们同时地(在一个完整的码周期中)产生20个分别的1.0ms相关序列，这些序列是先前累加的时间顺序。分别的平方A/D转换器把模拟相关序列转换成数字形式，其中的加法器树结构80形成累加的相关序列。能够通过在累加的相关序列被产生的同时对于该序列执行峰值的搜寻和内插处理来完全地避免累加的RAM的使用。在此结构中，码和多普勒寄存器是驱动20个负载而不是原先那样驱动一个负载，这样减少一定的能量消耗。
当并行相关器和数据以及复制数据寄存器一起用于双序列的情况时，或者和数据、多普勒数据以及码寄存器一起用于三序列的情况时，减小在对于各种寄存器进行输入(写入)中使用的能量是有益的。多普勒数据和码寄存器电路级是被随时写入的。图23示出一个扫描器移位寄存器304，是和数据寄存器300、多普勒数据寄存器301和码寄存器302结合用于三序列的情况。在一个操作方法中，用于数字数据、多普勒数据、和码的序列的取样顺序地到达，并且取样的速率相同。随着用于每一个不同序列的取样的到达，它们被写入到在它们各组寄存器中的对应的位置中。与到达的取样同步，单一的逻辑1沿着二进制扫描寄存器移位，使得到达的取样写入到分别的寄存器中的对应顺序位置。由于在每一次移位中只有只有两个相邻的扫描器寄存器位置改变它们的存储值，并且其它的寄存器在写入操作中都不改变，所以写入操作是非常低的能量消耗。
虽然公开的发明是用于GPS C/A信号的获取，但是也可以用于显著地减少为了直接地获取军事GPS信号P(Y)而不是首先获得C/A信号而需要的时间和能量。通过改变在图4或图5中的码/多普勒产生器的卫星-码产生器的内容，以便产生P(Y)码而不是C/A码，则在此公开的方法和电路结构就可以适用于P(Y)的情况。
尽管在此只是描述了本发明的确定的优选特征，但是对于本专业的技术人员将能够进行多种修正和改进，因此，应该懂得，所附的权利要求试图覆盖在本发明的精神实质范围内的所有的这些修正和改进。
权利要求
1．一种相关信号部分的方法包括a)接收一个具有码片的输入信号；b)将所说输入信号转换到具有连续段的第一数N的一种表示，每段具有取样的第二数M；c)在储存器中储存所说N；d)产生具有L乘M取样第三数的复制信号；以及e)相关所说用所说复制信号的所说L乘M取样的相应取样表示的所说N段的所说M取样，以产生相关结果；其中所说表示和所说复制码的每个所说段的所说M取样在一个取样率上出现，该取样率产生相对所说码片处理但对所说段基本固定的取样模式。
2．权利要求1的方法，其中每个所说段具有1023个码片。
3．权利要求1的方法，其中所说储存器包括分段的储存器，以及所说N个段储存在所说被分段的储存器中。
4．权利要求2的方法，其中所说段包括一个毫秒信号取样。
5．权利要求1的方法，其中所说相关器包括一个并行的相关器，用于同时相关所有所说段。
6．权利要求1的方法，其中所说相关结果包括所说段和所说复制码的内部积。
7．权利要求1的方法，其中所说复制信号包括一个识别码，一个多谱勒偏移和一个码偏移。
8．权利要求1的方法，其中所说输入信号是一个DSSS信号。
9．权利要求1的方法，其中所说输入信号是一个CDMA信号。
10．权利要求1的方法，其中所说输入信号是一个GPS信号。
11．权利要求1的方法，其中所说复制信号包括一个多谱勒位移偏移。
全文摘要
一种直接序列扩展频谱接收机在相对于输入信号数据率的一个非整数取样率上对一个输入信号进行取样。该取样率相对一确定的数据段是一个整数率。如果多个段被取样,则非整数率使位/片取样相对输入信号进行处理,由于相对数据段该取样率是一个整数,所以该取样相对每个段基本上是固定的。这样的一种方法在全球定位卫星(GPS)信号处理中是有用的,其中对第一个定位时间由在捕获处理中相关几个取样点被最小化。
文档编号H04B7/26GK1225210SQ97196359
公开日1999年8月4日 申请日期1997年7月2日 优先权日1996年7月12日
发明者D·D·哈里森, J·J·蒂曼 申请人:通用电气公司