专利名称：图像扫描装置的制作方法
技术领域：
本发明涉及一种图像扫描装置，特别是涉及一种利用串行输出(serial-output)的模/数转换装置(A/D converter)的一种图像扫描装置装置。
随着电子技术的发展，近十几年来电子产品的体积愈来愈小，特别是近年来这种趋势得以迅猛发展，有很多种方法都被用来缩小电子装置的体积。同时，随着电脑的普及，电脑的体积越缩越小，并且电脑外设缩小体积也成为一种潮流。因此在设计电子装置时，缩小体积便成为一种趋势，所以电脑外部设备设计者的一个目标即是缩小其体积，并且亦有很多种方法可以被用来缩小电脑外设装置的体积。
在制造电脑外围设备时，例如图像扫描器(image scanner)，一般是用一个串进并出(serial-in parallel-out)的模/数转换器(A/D converter)将图像的电子信号由模拟形式转换成数字形式。参考
图1，图像感测器10由感测器驱动电路12驱动去扫描一物体，例如一图片，所以该物体的图像被转换成一个电子信号，而由该图像感测器10所获得的电子信号是一种模拟形式的信号。然后该电子信号经一放大器14放大，放大后的电子信号被传送到模/数转换器(A/D converter)16，前述模/数转换器16将该图像的电子信号依据一参考单位取样，以获得一数字形式的图像电子信号。即经放大后的电子信号是被模/数转换器16转换成为数字格式。
换句话说，模/数转换器16(以数字的形式)决定图像中每一个图素之值，其是依据参考电压产生器所产生的取样参考电压。在一图像扫描器中，是使用数/模转换器18作为上述的参考电压产生器。在模拟形式的电子信号被取样而获得数字形式的电子信号之后，数字形式的电子信号被馈送至一应用规格集成电路(Application Specific IntegratedCircuitASIC)20，然后ASIC20将所获得的数字形式电子信号送至存储器22，至此得到该图片的图像并储存在存储器22。在传统的扫描器中，模/数转换器16是并行输出(parallel-output)元件，所以在ASIC20与模/数转换器16中间，必须有很多传输线将此二者连接。
在模/数转换器16的集成电路实体中，必须有一定数目的输出脚位，以传输数字格式的电子信号，并且ASIC20亦必须有相对数目的脚位，以从模/数转换器16接收数字格式的电子信号。此外，必须有相对数目的传输线被制作在印刷电路板(PCB)上，以连接模/数转换器16以及ASIC20的相应脚位。上述的印刷电路板(未图示)，是让如图1中的每一个功能方块之实体电路得以附着的实体电路板。
另一方面而言，如众所周知，当在一显示系统上显示图像时，如果可以用比较多的色阶(shade)组成要显示的图像的每一个图素，则可以组成更多的颜色，故所要显示的图像可以更加趋近于原始图像。另外，图像对比也会更好，换句话说，可以用增加图像扫描系统的色阶数来改良输出图像的品质。根据上述原理，为了改善输出图像的品质，增加图像扫描器的灰阶深度(Density Range)是很重要的，因为这样可以使得每一个像素具有更多的色阶。
影响图像扫描装置输出图像品质的重要因素之一是图像扫描系统以及图像感测器的灰阶深度，其他会影响图像扫描装置输出图像品质的重要因素是其中的数字电子信号的位元数目。假设数字图像信号的位元数目是12，则信号的信躁比(Signal-to-Noise Ratio)(S/N)是(212)/1＝4096，所以色阶深度D＝log4096＝9.6。很清楚的，图像电子信号的位元数越多灰阶深度越大，也就是说可以用更多的色阶来组成输出的图像。因此如果用更多的位来代表一个图素，则在重建的图像中的图素可以具有更多的色阶，也因此，图像扫描装置所输出图像的品质将会获得改善。
虽然位元数的增加可以改进图像扫描系统输出图像之品质，但是位元数的增加会导致模/数转换器16以及ASIC20的管脚数目的增加，同时，也会引起印刷电路板上传输线数目的增加，因此必须扩大印刷电路板的面积。当用更多的位来表示一个数字电子信号的图素时，则图像扫描系统的体积将会因为上述的原因而变大，所以在输出图像品质及传统的图像扫描系统之体积缩小化之间的取舍是无可避免的。
鉴于上述原因，本发明的目的就在于提供一种图像扫描装置，其利用串行输出(serial-output)的模/数转换装置(A/D converter)，在不降低或提高图像扫描品质的同时，极大地减小图像扫描装置的体积。
为实现上述发明目的，本发明一种图像扫描装置，其至少包括图像感测器、放大器、模/数转换装置，其中图像感测器系依据一触发信号而将被扫描图像转换成为电子信号，其输出连接到放大器的输入，经放大后的电子信号送入模/数转换装置，其特征在于该模/数转换装置系依据一参考电压将所述的放大后的电子信号由模拟形式转换成数字形式，而该被数字化的电子信号为串行(serial)输出到一处理装置；该处理装置包括有存储器，储存该被数字化后的电子信号，所述的触发信号系该处理装置基于该数字化的电子信号而产生，所述的参考电压系该处理装置基于参考位元组而产生，该参考位元组系该处理装置基于该被数字化的电子信号而产生。
根据上述技术方案，该图像扫描装置更包含基于所述的触发信号而驱动所述的图像感测器的感测器驱动装置，以及依据所述的参考位元组产生所述的参考电压的数/模转换器。
所述的模/数转换装置至少包含模/数转换器、并入串出寄存器及控制装置；其中，该模/数转换器由所述的参考电压作比较电压，将电子信号由模拟格式转换成为数字格式，其并行输出基于由所述的处理装置所产生的计时脉冲，由并入串出寄存器串行地送入所述的处理装置的并入串出寄存器；该控制装置系基于亦由该处理装置所产生的模/数计时脉冲，而将该模/数转换器的输出安排成并行传输。
所述的并入串出寄存器至少包含移位寄存器、多路转换器；其中该移位寄存器由所述的模/数计时脉冲控制、暂存所述的并行传输的被数字化的电子信号；该多路转换器基于一串接的T型触发器的输出，而将该暂存于移位寄存器中的并行传输的数字化电子信号串行输出，该串接T型触发器由所述的模/数计时脉冲及计时脉冲所控制。
所述的处理装置至少包含串入并出寄存器、处理器，其中该串入并出寄存器将所述的模/数转换装置的串行输出转换成并行传输；该处理器产生所述的计时脉冲及模/数计时脉冲，及接收该并行传输的电子信号并储存在其中的存储器中。
所述的串入并出寄存器至少包含第一串接列延迟触发器、第二串接列延迟触发器，其中该第一串接列延迟触发器基于所述的计时脉冲，而将所述的模/数转换装置所串行传送的电子信号转换成并行传输；该第二串接列延迟触发器基于所述的模/数计时脉冲，而将该第一串接列延迟触发器的输出信号安排成并行传输。
本发明利用串行输出(serial-output)的模/数转换装置(A/D converter)，极大缩小了各功能方块之电路实体的管脚数目，以及印制电路板(PCB)的面积，因此，实现了在不降低扫描品质，甚至提高扫描品质的前提下，极大缩小图像扫描装置的体积。
下面结合附图及具体实施例对本发明再做进一步详细说明。
图1显示的是传统图像扫描装置的电路结构图；图2显示的是依据本发明的较佳实施例的图像扫描装置之电路结构图；图3显示的是本发明的较佳实施例中的模/数转换装置的电路结构图；图4显示的是本发明的较佳实施例中的处理装置之电路结构图；图5A显示的是本发明的较佳实施例中所使用的计时脉冲以及模拟至数字转换计时脉冲的波形；图5B显示的是本发明的较佳实施例的并入串出寄存器中，用来安排被数字化电子信号的部分电路结构图；图5c显示的是本发明的较佳实施例中，用来控制并入串出寄存器内安排被数字化电子信号的部分之电路结构图；以及图6显示的是本发明的较佳实施例中，串入并出寄存器(SIPO register)的电路结构图。
因为消费性电子产品，例如图像扫描器，缩小体积的趋势，所以缩小要用的印刷电路板之面积是很重要的，但是提高图像扫描装置的输出图像之品质也很重要，并且提高输出图像品质的简单方法，就是增加用来代表一个图素的位元数目。因为传统的图像扫描装置无法同时增加图像图素的位元数目并缩小体积，所以本发明揭露一种图像扫描装置。
依据本发明的较佳实施例之装置，可以是一个图像扫描系统，一般而言，可以是一个图像扫描器。依据本发明的较佳实施例之装置可以增加一个图素的位元数目而不会增加该装置之体积，所以依据本发明的较佳实施例之图像扫描装置可以在避免增加图像扫描器体积的条件下，提高其输出图像的品质。
依据本发明的较佳实施例的装置之功能方块显示于图2中，一个物体，例如一图片，被一图像感测器110扫描，而图像感测器110是由来自感测器驱动电路112的触发信号所驱动。在图像感测器110中物件的图像被相应地转换成为模拟格式的电子信号，然后放大器114将电子信号放大后馈至模/数转换装置116。前述的模/数转换装置116将被放大的电子信号取样，依据参考电压而由模拟格式转换为数字格式。而上述的参考电压是由一个参考电压产生器所产生，并且在本发明的较佳实施例之图像扫描系统中，参考电压产生器可以由一个数/模转换器118所产生。因此模拟格式的经放大的电子信号，被模/数转换装置116转换成为数字格式。
模/数转换装置116依据比较被放大的电子信号与参考电压，而决定每一个图素值(例如灰阶值)的大小，而参考电压是由数/模转换器118依据由处理装置120所产生的参考位元组所产生。在对模拟格式的数字信号取样之后，可以得到数字格式的电子信号，并且被送至处理装置120。然后处理装置120将所获得的数字格式的电子信号送到存储器122，可以获得图片的图像，并且储存于存储器122。在本发明的较佳实施例中，模/数转换装置116是一个串行输出(serial output)装置，所以其实际电路的输出脚位数目较习知的模/数转换装置的脚位数目大为减少。此外，依据本发明的较佳实施例中的图像扫描系统，其中连接处理装置120的输入脚位到模/数转换装置116的输出脚位的传输线的数目，也大为减少。甚至，因为模/数转换装置116输出脚位的减少，处理装置120的输入脚位的数目也随之减少，并且是相应的减少到模/数转换装置116输出脚位的数目。
因为模/数转换装置116输出脚位数目的大量减少，传输线、处理装置120的输入脚位的数目以及印刷电路板的面积也随之大量减少。因为依据本发明的较佳实施例的图像扫描装置使用的是串行输出的模/数转换装置116，所以即使用较多数目的位来代表一个图素，本发明的图像扫描系统仍然可以将其体积缩小。所以本发明可以改良输出图像的品质而不会增加其体积。
本发明的较佳实施例中的模/数转换装置116显示于图3中，依据本发明的较佳实施例中的模/数转换装置116包含了模/数转换器150、控制装置152以及并入串出(parallel-inserial-outSIPO)寄存器154。将由放大器114(图2)输出的数字格式的经过放大的电子信号，与由数/模转换器118(图2)所产生的参考电压比较，以产生该数字电子信号。前述的模/数转换器150在其进行取样动作的时候，是由控制装置152所控制。此外，模/数计时脉冲被馈送到控制装置152以控制模/数转换器150的取样操作。被取样之后的模拟电子信号被并行(parallel)输入到并入串出(parallel-in serial-outPISO)寄存器154。并入串出寄存器154基于一计时脉冲而将数字电子信号传输出去。依据上面的描述，模/数转换装置116是串行输出(serial-out)的。
因为模/数转换装置116的串行输出，所以处理装置120必须是一个串行输入装置。如图4所示，在本发明的一较佳实施例中，处理装置120包含串入并出(serial-inparallel-outSIPO)寄存器160以及一个应用规格集成电路(Application SpecificIntegrated CircuitASIC)164。由模/数转换装置116所传送的数字信号，被串行(serial)送到串入并出寄存器160，而串入并出寄存器160基于脉冲Ck以及脉冲A/D Ck而将数字电子信号并行(parallel)输出。而脉冲Ck与脉冲A/D Ck都来自ASIC164，并且ASIC164将数字电子信号传送至存储器122。藉此，被扫描的图像被储存于存储器122中。值得注意的是模/数转换装置116(图2)以及处理装置120(图2)被用来取代模/数转换器16(图1)以及ASIC20(图1)。因此传输线数目以及模/数转换装置116与处理装置120之实体电路中的脚位被大量的减少。
为了更进一步说明模/数转换装置116以及处理装置120的功能方块，分别将并入串出寄存器154、串入并出寄存器160的电路图分别显示于图5A-C以及图6中。图5A所显示的脉冲A/D Ck被馈送至移位寄存器200(图5B)中，并且前述之触发信号是基于脉冲A/D Ck。然后相应于图5C中所示的T型触发器(toggle flip flop捺跳式触发器)串接列的输出，而选出端点D0，D1，D2，…，D(N-1)上的电压，作为多路转换器210(图5B)的输入。图4中的串入并出寄存器160可以籍由图6所示的装置实现，而图6所示的装置中的元件是D型触发器。串入并出寄存器160包含第一串接列之D型触发器(delay flip flop)300以及第二串接列之D型触发器310，其中第一串接列之D型触发器300相应于脉冲Ck，将模/数转换装置116的输出排列成并行输出。而第二串接列之D型触发器310相应于脉冲A/DCk，将第一串接列之D型触发器300的输出排列成并行输出。依据上述，并入串出寄存器154、串入并出寄存器160可以被实现。
以上所述仅为本发明之较佳实施例而已，并非用以限定本发明之申请专利范围；凡其它未脱离本发明所揭示之精神下所完成之等效改变或修饰，例如使用不同型式的并入串出寄存器或串入并出寄存器等，习知该项技术者以本发明说明书的技术，所做的其他修改仍然不脱本发明的精神与范围，故均应包含在本申请专利范围内。
权利要求
1.一种图像扫描装置，该图像扫描装置至少包括图像感测器、放大器、模/数转换装置，其中图像感测器系依据一触发信号而将被扫描图像转换成为电子信号，其输出连接到放大器的输入，经放大后的电子信号送入模/数转换装置，其特征在于该模/数转换装置系依据一参考电压将所述的放大后的电子信号由模拟形式转换成数字形式，而该被数字化的电子信号为串行(serial)输出到一处理装置；该处理装置包括有存储器，储存该被数字化后的电子信号，所述的触发信号系该处理装置基于该数字化的电子信号而产生，所述的参考电压系该处理装置基于参考位元组而产生，该参考位元组系该处理装置基于该被数字化的电子信号而产生。
2.根据权利要求1所述的图像扫描装置，其特征在于该图像扫描装置更包含基于所述的触发信号而驱动所述的图像感测器的感测器驱动装置，以及依据所述的参考位元组产生所述的参考电压的数/模转换器。
3.根据权利要求1所述的图像扫描装置，其特征在于所述的模/数转换装置至少包含模/数转换器、并入串出寄存器及控制装置；其中该模/数转换器由所述的参考电压作比较电压，将电子信号由模拟格式转换成为数字格式，其并行输出基于由所述的处理装置所产生的计时脉冲，由并入串出寄存器串行地送入所述的处理装置的并入串出寄存器；该控制装置系基于亦由该处理装置所产生的模/数计时脉冲，而将该模/数转换器的输出安排成并行传输。
4.根据权利要求3所述的图像扫描装置，其特征在于所述的并入串出寄存器至少包含移位寄存器、多路转换器；其中该移位寄存器由所述的模/数计时脉冲控制、暂存所述的并行传输的被数字化的电子信号；该多路转换器基于一串接的T型触发器的输出，而将该暂存于移位寄存器中的并行传输的数字化电子信号串行输出，该串接T型触发器由所述的模/数计时脉冲及计时脉冲所控制。
5.根据权利要求1所述的图像扫描装置，其特征在于所述的处理装置至少包含串入并出寄存器、处理器，其中该串入并出寄存器将所述的模/数转换装置的串行输出转换成并行传输；该处理器产生所述的计时脉冲及模/数计时脉冲，及接收该并行传输的电子信号并储存在其中的存储器中。
6.根据权利要求5所述的图像扫描装置，其特征在于所述的串入并出寄存器至少包含第一串接列延迟触发器、第二串接列延迟触发器，其中该第一串接列延迟触发器基于所述的计时脉冲，而将所述的模/数转换装置所串行传送的电子信号转换成并行传输；该第二串接列延迟触发器基于所述的模/数计时脉冲，而将该第一串接列延迟触发器的输出信号安排成并行传输。
7.一种图像扫描装置，该图像扫描装置至少包括图像感测器、放大器、模/数转换装置，其中图像感测器系依据一触发信号而将被扫描图像转换成为电子信号，其输出连接到放大器的输入，经放大后的电子信号送入模/数转换装置，其特征在于该模/数转换装置系依据一参考电压将所述的放大后的电子信号由模拟形式转换成数字形式，而该被数字化的电子信号为串行(serial)输出；该模/数转换装置至少包含模/数转换器、并入串出寄存器以及控制装置，其中该模/数转换器由该参考电压的比较，将放大后的电子信号由模拟转换成数字形式并行输出，该并入串出寄存器基于一计时脉冲而将该并行输出的电子信号转换成串行传输，送到一处理装置；该处理装置储存该被数字化后的电子信号，所述的触发信号系该处理装置基于该数字化的电子信号而产生，所述的参考电压系该处理装置基于参考位元组而产生，该参考位元组系该处理装置基于该被数字化的电子信号而产生；该处理装置至少包含串入并出寄存器、处理器，其中由串入并出寄存器将所述的模/数转换装置的串行输出转换成并行传输，该处理器产生所述的计时脉冲及模/数计时脉冲，及接收该并行传输的电子信号并储存在其中的存储器中。
8.根据权利要求7所述的图像扫描装置，其特征在于所述的图像扫描装置更包含基于所述的触发信号而驱动所述的图像感测器的感测器驱动装置，以及依据所述的参考位元组产生所述的参考电压的数/模转换器。
9.根据权利要求7所述的图像扫描装置，其特征在于所述的并入串出寄存器至少包含移位寄存器、多路转换器，其中该移位寄存器由所述的模/数计时脉冲控制、暂存所述的并行传输的被数字化的电子信号；该多路转换器基于一串接的T型触发器的输出，而将该暂存于移位寄存器中的并行传输的数字化电子信号串行输出，该串接T型触发器由所述的模/数计时脉冲及计时脉冲所控制。
10.根据权利要求7所述的图像扫描装置，其特征在于所述的串入并出寄存器至少包含第一串接列延迟触发器、第二串接列延迟触发器，其中该第一串接列延迟触发器基于所述的计时脉冲，而将所述的模/数转换装置所串行传送的电子信号转换成并行传输；该第二串接列延迟触发器基于所述的模/数计时脉冲，而将该第一串接列延迟触发器的输出信号安排成并行传输。
11.一种图像扫描装置，该图像扫描装置至少包含图像感测器、放大器、模/数转换装置，其中图像感测器系依据一触发信号而将被扫描图像转换成为电子信号，其输出连接到放大器的输入，经放大后的电子信号送入模/数转换装置，其特征在于该模/数转换装置系依据一参考电压将所述的放大后的电子信号由模拟形式转换成数字形式，而该被数字化的电子信号为串行(serial)输出；该模/数转换装置至少包含模/数转换器、并入串出寄存器以及控制装置，其中该模/数转换器由该参考电压的比较，将放大后的电子信号由模拟转换成数字形式并行传输；该并入串出寄存器至少包含移位寄存器、多路转换器，其中该移位寄存器由一模/数计时脉冲控制、暂存所述的并行传输的被数字化的电子信号，该多路转换器基于一串接的T型触发器的输出，而将该暂存于移位寄存器中的并行传输的数字化电子信号串行输出，该串接T型触发器由所述的模/数计时脉冲及计时脉冲所控制；一处理装置，接收并储存该数字化后的串行电子信号，所述的触发信号系该处理装置基于该数字化的电子信号而产生，所述的参考电压系该处理装置基于参考位元组而产生，该参考位元组系该处理装置基于该被数字化的电子信号而产生，该处理装置至少包含串入并出寄存器、处理器，其中由串入并出寄存器将所述的模/数转换装置的串行输出转换成并行传输，该处理器产生所述的计时脉冲及模/数计时脉冲，及接收该并行传输的电子信号并储存在其中的存储器中；该串入并出寄存器至少包含第一串接列延迟触发器、第二串接列延迟触发器，其中该第一串接列延迟触发器基于所述的计时脉冲，而将所述的模/数转换装置所串行传送的电子信号转换成并行传输，该第二串接列延迟触发器基于所述的模/数计时脉冲，而将该第一串接列延迟触发器的输出信号安排成并行传输。
12.根据权利要求11所述的图像扫描装置，其特征在于所述的图像扫描装置更包含基于所述的触发信号而驱动所述的图像感测器的感测器驱动装置，以及依据所述的参考位元组产生所述的参考电压的数/模转换器。
全文摘要
一种图像扫描装置至少包含下列元件:图像感测器,是依据触发信号而转换图像成为电子信号,放大器是放大电子信号的功率,此时被放大的电子信号是属于模拟格式;模/数转换装置是依据参考电压而将此被放大的电子信号由模拟格式转换至数字格式,其中模/数转换装置将被数字化的电子信号串行(serial)输出;处理装置将被数字化的电子信号储存于存储器中,上述的触发信号系处理装置基于数字化的电子信号而产生,此参考电压系基于参考位元组而产生,上述之参考位元组系基于被数字化的电子信号而产生。而本发明中的被数字化的电子信号是被串行(serial)传送到处理装置。
文档编号H04N1/04GK1277516SQ9910910
公开日2000年12月20日 申请日期1999年6月14日 优先权日1999年6月14日
发明者梁胜尧, 戴兆瑾, 罗清祥 申请人:鸿友科技股份有限公司