对基准时间信息、通信指令和应答数据进行编码和复接处理；第二调制单元11对信号进行成帧、成形以及上变频到中频的处理；第二数/模转换单元12对数字调制信号进行数/模转换，转换为模拟调制信号；第二射频发送单元13将模拟调制信号进行混频、滤波以及上变频到高频的处理后，经第二天线发射出去进入无线信道进行信号传输；第二铷钟14为主站提供时钟信息。
[0025]从站的接收单元:第一射频接收单元15将无线传输的射频信号变换为模拟调制信号；第一模/数转换单元16将模拟调制信号转换为数字调制信号；第一全数字解调单元21将数字调制信号进行下变频、内插和分数提纯的解调处理，输出解调数据及数字定时信号；第一译码及辅助分接单元17将解调数据进行译码及分接输出通信指令及基准时间信息；第一时统控制与处理单元18根据提出授时申请时的时间值和接收到的基准时间信息以及数字定时信号，计算出从站本地钟面值和主站钟面值的差值，输出差值；相位调整单元19根据差值进行相位调整，输出相位误差；第一铷钟20根据相位误差调整铷钟至和主站的铷钟输出同频同向的时钟信号，使得从站与主站的时钟统一，最终完成时钟比对。
[0026]第一编码及辅助复接单元、第二编码及辅助复接单元、第一调制单元和第二调制单元由FPGA或ASIC构成；第一射频发送单元、第二射频发送单元均包括本振、上变频器、功率放大器、天线等部分；第一射频接收单元和第二射频接收单元均包括低噪声放大器、本振、滤波器等部分。
[0027]图2是第一全数字解调单元的电原理图，它包括数字下变频器、内插器、均衡器和数字锁相环。第一全数字解调单元与第二全数字解调单元的结构完全相同。数字下变频器将数字调制信号下变频至零频；内插器对零频信号进行内插输出至均衡器，内插器对接收的锁相后的定时误差信号进行分数提纯输出包含整数部分和小数部分的数字定时信号；均衡器解调内插后的信号，输出解调数据和定时误差信号；数字锁相环对定时误差信号进行锁相提出定时信号；内插器提纯定时信号后输出。数字锁相环包括鉴相器、环路滤波器、VCXO等部分。
[0028]本发明简要原理:从站的时统控制与处理单元通过编码及辅助复接单元向主站发送授时申请，主站时统控制与处理单元响应从站的授时申请，传输主站的基准时间信息；从站根据自身提出的授时申请时间信息和接收到的主站基准时间信息及数字定时信号，计算出从站本地钟面值和主站钟面值的差值，通过调整输出相位完成双向时间比对，最终实现主站与从站的时统通信一体化传输。
【主权项】
1.一种高精度时统通信一体化装置，其特征在于:包括第一编码及辅助复接单元(1)、第一调制单元(2)、第一数/模转换单元(3)、第一射频发送单元(4)、第一射频接收单元(15)、第一模/数转换单元(16)、第一全数字解调单元(21)、第一译码及辅助分接单元(17)、第一时统控制与处理单元(18)、相位调整单元(19)、第一铷钟(20)、第二编码及辅助复接单元(10)、第二调制单元(11)、第二数/模转换单元(12)、第二射频发送单元(13)、第二射频接收单元(5)、第二模/数转换单元(6)、第二全数字解调单元(7)、第二译码及辅助分接单元(8)、第二时统控制与处理单元(9)、第二铷钟(14)和两副天线； 第一时统控制与处理单元(18)提出授时申请，将授时申请数据包发送至第一编码及辅助复接单元(I);第一编码及辅助复接单元(I)接收外部通信数据，并将接收的外部通信数据和授时申请数据包进行数据编码及数据复接后输出至第一调制单元(2);第一调制单元(2)将接收的复接后的信号进行成帧、成形以及上变频到中频得到数字调制信号输出至第一数/模转换单元(3);第一数/模转换单元(3)将收到的数字调制信号转换为模拟调制信号并输出至第一射频发送单元(4);第一射频发送单元(4)将模拟调制信号进行混频、滤波和功率放大形成高频信号经第一天线发送至无线信道； 第二天线接收到第一天线发送来的高频信号，送入第二射频接收单元(5)，经过低噪声放大、下变频到中频处理转换为模拟调制信号；第二模/数转换单元(6)接收模拟调制信号，将模拟调制信号转换为数字调制信号并发送至第二全数字解调单元(7);第二全数字解调单元(7)将收到的数字调制信号进行下变频、内插和分数提纯的解调处理，分别输出解调数据至第二译码及辅助分接单元(8)，输出数字定时信号至第二时统控制与处理单元(9);第二译码及辅助分接单元(8)将接收的解调数据进行译码和分接处理，得出从站发出的通信数据以及授时申请数据包；主站的第二时统控制与处理单元(9)根据接收的数字定时信号确定主站的基准时间信息，产生应答数据，并将应答数据与基准时间信息分别送入主站的第二编码及辅助复接单元(10); 第二编码及辅助复接单元(10)接收外部通信指令，并将接收的应答数据、基准时间信息和通信指令进行编码和辅助复接后输出至第二调制单元(11);第二调制单元(11)将接收的复接后的数据进行成帧、成形以及上变频到中频处理形成数字调制信号输出至第二数/模转换单元(12);第二数/模转换单元(12)将收到的数字调制信号转换为模拟调制信号并输出至第二射频发送单元(13);第二射频发送单元(13)将接收的模拟调制信号进行混频、滤波、功率放大后形成高频信号，通过第二天线发射至无线信道； 第一天线接收第二天线发送来的高频信号，送入第一射频接收单元(15)，经过低噪声放大、下变频到中频后转换为模拟调制信号并输出至第一模/数转换单元(16);第一模/数转换单元(16)将收到的模拟调制信号转换为数字调制信号并输出至第一全数字解调单元(21);第一全数字解调单元(21)对数字调制信号进行下变频、内插和分数提纯的解调处理，分别输出解调数据至第一译码及辅助分接单元(17)，输出数字定时信号至第一时统控制与处理单元(18);第一译码及辅助分接单元(17)将收到的解调数据进行译码和分接处理，得出主站发出的通信指令以及基准时间信息，然后将基准时间信息送入第一时统控制与处理单元(18)，将通信指令输出至外部设备；第一时统控制与处理单元(18)根据提出授时申请时的时间值和接收到的基准时间信息以及数字定时信号，计算出从站本地钟面值和主站钟面值的差值，并将该差值送入相位调整单元(19);相位调整单元(19)根据收到的差值调整时钟相位，将调整结果送入第一铷钟(20);第一铷钟(20)根据调整结果调整铷钟至和主站的铷钟输出同频同向的时钟信号，最终完成时钟比对。
2.根据权利要求1所述的一种高精度时统通信一体化装置，其特征在于:所述的第一全数字解调单元(21)包括:数字下变频器、内插器、均衡器和数字锁相环；数字下变频器接收数字调制信号进行数字下变频，得到零频复信号并输出至内插器；内插器对零频复信号进行内插操作输出内插后的信号至均衡器，内插器对接收的锁相后的定时误差信号进行分数提纯输出包含整数部分和小数部分的数字定时信号至第一时统控制与处理单元(18);均衡器将接收的内插后的信号进行解调处理，分别输出解调数据至第一译码及辅助分接单元(17)，输出定时误差信号至数字锁相环；数字锁相环对定时误差信号进行锁相并输出至内插器。
3.根据权利要求1所述的一种高精度时统通信一体化装置，其特征在于:所述的第二全数字解调单元(7)与第一全数字解调单元(21)的结构相同。
4.根据权利要求1所述的一种高精度时统通信一体化装置，其特征在于:所述的第一时统控制与处理单元(18)与第二时统控制与处理单元(9)均使用网络时间NTP协议进行双向时钟比对。
【专利摘要】本发明公开了一种高精度时统通信一体化装置，涉及通信和多基无源雷达领域，解决了主从两端站之间的时钟统一，以及通信信号和时钟信号的一体化设计。本发明的时钟控制与处理单元使用网络时间NTP协议进行双向时钟比对，调整主从站两端的时钟，最终使得主、从站间的时钟同步，实现时间统一，同时完成数据通信；全数字解调单元不同以往设计，采用数字内插器结构，对时差信息进行细分，提取出整数部分和小数部分，使时差分辨率提高，最终时统精度达到了5ns。本发明主要电路部件采用FPGA或ASIC实现，设计、调试难度低；适用于多基无源雷达、多点数据的同步采集和多运动目标的相对定位等同时具有时间统一和数据通信的需求的系统。
【IPC分类】H04J3-06
【公开号】CN104579530
【申请号】CN201410707421
【发明人】温亚萍, 王伟, 石柳, 李德志, 韩燕杰, 李弋鹏
【申请人】中国电子科技集团公司第五十四研究所
【公开日】2015年4月29日
【申请日】2014年11月28日