AM芯片组状态；若第一 SDRAM芯片组的状态信息为空状态，则将有限状态机切换到等待接收第一帧状态。
[0034]其中，步骤Β43所包括的三个步骤是并行运行的，没有先后之分。
[0035]下面结合说明书附图和具体实施例对本发明作进一步详细说明。
[0036]实施例一
参照图1和图2，本发明的第一实施例:
本实施例的一种高清LED显示屏视频数据收发装置由高清视频接口模块1、通信控制模块2，非易失性存储模块3、高速视频数据控制模块4、数据缓存模块5和多路串行视频数据输出模块构成。
[0037]其中，高清视频接口模块接收来自视频源的高速视频数据流，实现视频数据的串并转换，并把串并转换后的数据发送给高速视频数据控制模块。高速视频数据控制模块参照存储在非易失性存储模块中的LED显示屏的像素坐标数据，重新排列视频数据，并把处理后的视频数据存入数据缓存模块中。与此同时，高速视频数据控制模块还从数据缓存模块中读出经过重排的视频数据，发送到多路串行视频数据输出模块。多路串行视频数据输出模块将接收到的视频数据进行并串转换后馈送给后续LED屏驱动系统。而通信控制模块则实现了系统参数的定制和系统运行状态的上传:一方面，上位机把控制命令或配置参数通过通信控制模块的网络接口或者USB接口发送到高速视频数据控制模块，另一方面，高速视频数据控制模块把系统的运行状态等信息通过通信控制模块上传到上位机。
[0038]本实施例的高清视频接口模块I在电路结构上包括第一 HDMI接口 11、第二 HDMI接口 12和专用视频接口芯片10。第一 HDMI接口 11和第二 HDMI接口 12分别连接到专用视频接口芯片的两个输入端。专用视频接口芯片的输出接口连接到高速视频数据控制模块4。
[0039]本实施例的通信控制模块I在电路结构上包括USB接插件20、USB专用接口芯片21，RJ-45座22和专用以太网接口芯片23。USB接插件连接到USB专用接口芯片的串行口，USB专用接口芯片的并行口连接到高速视频数据控制模块4。RJ-45座连接到专用以太网接口芯片的串行口，专用以太网接口芯片的并行口连接到高速视频数据控制模块4。
[0040]本实施例的非易失性存储模块3在电路结构上包括Flash存储器30和用于存储功能展的SD卡插槽31。Flash存储器和SD卡插槽通过不同的接口连接到专用以太网接口芯片，专用以太网接口芯片的并行口连接到高速视频数据控制模块4。
[0041 ] 本实施例的高速视频数据控制模块4在电路结构上是一个FPGA最小系统，该最小系统至少包括FPGA芯片和时钟电路，也可能增设有用于存储程序代码的PROM或者Flash存储器。
[0042]本实施例的数据缓存模块5在电路结构上为两组DDR-1II的SDRAM芯片:第一SDRAM芯片组50和第二 SDRAM芯片组51。每一芯片组内至少包含一片DDR-1II的SDRAM芯片。第一 SDRAM芯片组和第二 SDRAM芯片组通过相互独立的存储器接口连接到高速视频数据控制模块4。
[0043]多路串行视频数据输出模块6在电路结构上包括多个由以太网物理层收发芯片和RJ-45接口连接构成的串行输出通道。本实施例的多路串行视频数据输出模块包括九个这样的独立通道，分别是:由以太网物理层收发芯片610和RJ-45接口 611构成的第一串行输出通道；由以太网物理层收发芯片620和RJ-45接口 621构成的第二串行输出通道；由以太网物理层收发芯片630和RJ-45接口 631构成的第三串行输出通道；由以太网物理层收发芯片640和RJ-45接口 641构成的第四串行输出通道；由以太网物理层收发芯片650和RJ-45接口 651构成的第五串行输出通道；由以太网物理层收发芯片660和RJ-45接口 661构成的第六串行输出通道；由以太网物理层收发芯片670和RJ-45接口 671构成的第七串行输出通道；由以太网物理层收发芯片660和RJ-45座661构成的第八串行输出通道；由以太网物理层收发芯片690和RJ-45接口 691构成的第九串行输出通道。在每个通道内，RJ-45接口连接到以太网物理层收发芯片的串行收发口上，以太网物理层收发芯片的并行收发口连接高速视频数据控制模块4。各通道与高速视频数据控制模块的连接相互独立。
[0044]本实施例一种高清LED显示屏视频数据收发装置的工作原理为:
视频源通过两个HDMI接口中的一个发送高清视频数据到本发明的高清LED显示屏视频数据收发装置。高清视频接口模块的专用视频接口芯片实现视频数据的串并转换，并把串并转换后的数据发送给高速视频数据控制模块。高速视频数据控制模块参照存储在非易失性存储模块中的LED显示屏的像素坐标数据，重新排列视频数据，并把处理后的视频数据存入数据缓存模块的状态为“写允许”(即空状态)的SDRAM组中。与此同时，高速视频数据控制模块还从数据缓存模块的状态为“读允许”(即非空状态)的SDRAM组中读出经过重排的视频数据，发送到多路串行视频数据输出模块。多路串行视频数据输出模块的每一路都将接收到的视频数据进行并串转换后通过RJ-45接口馈送出去。而通信控制模块主要实现系统参数的定制和系统运行状态的上传，一方面，上位机把控制命令或配置参数通过通信控制模块的网络接口或者USB接口发送到高速视频数据控制模块，另一方面，高速视频数据控制模块把系统运行状态等信息通过通信控制模块上传到上位机。
[0045]实施例二
参照图3 - 6，本发明的第二实施例:
本实施例的一种高清LED显示屏视频数据流控制方法的有限状态机包括:自检状态SI，参数配置状态S2，等待接收第一帧状态S3，读第一 SDRAM芯片组写第二 SDRAM芯片组状态S4和写第一 SDRAM芯片组读第二 SDRAM芯片组状态S5。
[0046]参照图6，本发明有限状态机的状态切换方式(即预设的状态切换条件)如下:
(1)开机，状态机自动进入SI“自检状态”；
(2)系统自检完成后，状态机进入S2“参数配置状态”；
(3)参数配置完成后，状态机进入S3“等待接收第一帧状态”；
(4)在S3状态，当一帧数据存储完成时，有限状态机根据两个SDRAM芯片组的状态信息，确定下一个状态是S4还是S5 ;
(5)在S4状态，当一帧数据存储完成时，有限状态机根据两个SDRAM芯片组得状态信息，确定下一个状态是S3还是S5 ;
(6)在S5状态，当一帧数据存储完成时，有限状态机根据两个SDRAM芯片组状态信息，确定下一个状态是S3还是S4。
[0047]本实施例的数据流控制方法的工作原理如下:
a.自检状态S1:开机进入自检状态SI，当自检通过时，高速视频数据控制模块通过通信控制模块向上位机发送自检信息，使有限状态机进入参数配置状态S2。
[0048]b.参数配置状态S2:高速视频数据控制模块通过通信控制模块接收上位机的配置命令，从非易失存储器读取LED显示屏的像素坐标数据到数据缓存器，并通过通信控制模块向视频源发送准备就绪信息，使有限状态机进入等待接收第一帧状态S3。
[0049]c.等待接收第一帧状态S3，该状态高速视频数据控制模块按以下步骤并行运行工作(即步骤Cl?c3是并行执行的，没有先后之分):
Cl.高速视频数据控制模块接收来自高清视频接口模块的视频数据，对视频数据进行格式转换，并按照LED显示屏像素坐标数据对格式转换之后的每帧图像进行像素重排列；c2.高速视频数据控制模块选择程序默认的一个SDRAM芯片组作为目标存储器，把第一帧视频数据存储到该SDRAM芯片组中；当有数据写入时，将目标存储器的状态设置为非空状态；
c3.第一帧数据接收完成后，高速视频数据控制模块根据两组SDRAM芯片组的状态信息，确定状态机的下一个状态:若第一 SDRAM芯片组状态信息为空状态，则状态机切换到写第一 SDRAM芯片组读第二 SDRAM芯片组状态S5 ;若第二 SDRAM芯片组状态信为“空”，则状态机切换到读第一 SDRAM芯片组写第二 SDRAM芯片组状态S4 ；
e.读第一SDRAM芯片组写第二 SDRAM芯片组状态S4，该状态高速视频数据控制模块以下步骤并行运行工作(即步骤el?e3是并行执行的，没有先后之分):
el.高速视频数据控制模块接收来自高清视频接口模块的视频数据，对视频数据进行格式转换，并按照LED显示屏像素的坐标数据对格式转换之后的每帧图像进行像素重排列；
e2.高速视频数据控制模块把接收到的一帧视频数据存储到第二 SDRAM芯片组中，第二SDRAM芯片组把状态信息设置为非空状态；
e3.高速视频数据控制模块从第一 SDRAM芯片组读出视频数据发送到多路串行视频数据输出模块；一帧数据读完后，第一 SDRAM芯片组把状态信息设置为空状态，此时，若第二SDRAM芯片组状态信息为非空状态，则状态机切换到读第二 SDRAM芯片组写第一 SDRAM芯片组状态S5 ;若第二 SDRAM芯片组状态信息为空状态，则状态机切换到等待接收第一帧状态S3 ；
f.读第二SDRAM芯片组写第一 SDRAM芯片组状态S5，该状态高速视频数据控制模块按照以下步骤并行运行工作(即步骤Π?f3是并行执行的，没有先后之分):
fl.高速视频数据控制模块接收来自高清视频接口模块的视频数据