基于数模混合设计的谐波抑制系统的制作方法
【技术领域】
[0001]本发明涉及软件无线电通信领域，具体地说，是涉及一种基于数模混合设计的谐波抑制系统。
【背景技术】
[0002]在软件无线电的趋势下，宽带数字化接收机的数模采样越来越靠近射频前端，这就带来数字采样速度及信号处理速度越来越高的问题。数字电路的高速时钟和高速翻转的数据信号会产生与接收频段重叠的高次谐波，并以传导、辐射的方式串扰到电源、地和数字电路对接收信道的控制线上。电源、地上的干扰信号可以采用合理的分割、滤波和单点连接等技术对干扰信号的传递进行抑制，控制线上的干扰信号一般无法进行有效抑制。由于现在接收信道指标要求高，工作模式多，需要对接收信道的增益、相位一致性进行校准和控制，因此每个接收信道的控制线都有多达几十根，这些控制线直接连接到接收信道模拟器件，上面串扰的数字电路高速时钟和高速翻转的数据信号高次谐波串扰到接收信道会带来底噪抬高、谐波干扰等问题，使接收信道指标降低。
[0003]目前在数字化接收机中，控制线大都采用离散控制线的方式对接收信道进行控制，需要几十根控制线来校准和控制接收信道的幅度一致性、相位一致性、工作模式和通道选择等。数字电路上存在高速时钟和高速翻转的数据信号，数字信号边沿特性与传输速度直接相关，高速的数字信号要求其上升沿和下降沿必须尽量陡，必然带来较多的高频分量。其高频分量通过信号处理器和信号线间的传导、辐射串扰干扰到接收信道的控制线上，通过控制线传输到接收信道，导致接收信道底噪抬高、谐波干扰等问题。
[0004]目前解决控制线干扰的主要方法有:
[0005]a)在控制线上增加滤波电路(LC滤波或专用滤波器)。在设计中的控制线要控制不同频段的模拟器件，每根控制线上要求抑制的谐波频段并不一样，很难做到每个控制线上都设置合适的滤波电路。同时这些控制线的接收端分散在整个接收信道内，无法合适的设置信号回路。在控制线上增加滤波电路后，还会改变控制线的传输特性，造成其他隐患。
[0006]b)采用光耦隔离芯片。目前光耦隔离芯片和外围电路所占的印制板面积大，由于控制线数量多，就需要很大一块面积放置光耦隔离电路，不满足目前设备小型化设计的要求，因此使用光耦隔离芯片在设计中很难实现。
[0007]综上所述，采用在控制线上增加滤波电路的方法滤波效果较差，对接收信道的指标改善很小；采用光耦隔离芯片的方法电路复杂，不利于设备小型化设计和可靠性提高。因此，现有技术不能有效地解决数字化接收机数字电路对接收信道的串扰问题。
【发明内容】
[0008]本发明所要解决的技术问题是提供一种基于数模混合设计的谐波抑制系统，以解决原有的数字电路设计中不能有效地解决数字化接收机数字电路对接收信道的串扰的问题。
[0009]为解决上述技术问题，本发明提供了一种基于数模混合设计的谐波抑制系统，包括数字电路和模拟电路两个部分，其中，所述数字电路包括信号处理器和隔离电路，所述模拟电路包括接收锁存器和接收信道，其中，所述信号处理器通过串行接口将需要给接收信道的离散控制信息传输至所述隔离电路，所述隔离电路对串行接口传输过来的信息进行隔离后，再通过与所述模拟电路里相连接的连接器发送给接收锁存器，所述接收锁存器接收并解析串行接口传递的数据，并将解析后的数据内容封存在其1 口上，通过连接在1上的多条离散控制线实现对接收信道工作状态的控制。
[0010]进一步地，所述串行接口为4线串行接口，所述4线串口包括片选线、时钟控制线、串行数据输入线和串行数据输出线。
[0011]优选地，所述隔离电路为光耦隔离芯片，所述接收锁存器为复杂可编程逻辑器件。
[0012]进一步地，所述信号处理器包括数字信号处理器、现场可编程逻辑门阵列器件和复杂可编程逻辑器件。
[0013]进一步地，从所述信号处理器和隔离电路传输的串口数据信息依照时序图传递，所述时序图包括起始字段、控制字段、地址字段以及数据字段。
[0014]进一步地，所述起始字段占2bit，所述控制字段占2bit，所述地址字段占4bit，所述数据字段占8bit。
[0015]进一步地，所述控制字段采用1B/MB模式组合使用，IB模式用于控制操作一个地址的数据，MB模式用于操作连续的多个地址的数据。
[0016]优选地，所述隔离电路包括第一光親合器和第二光親合器，所述第一光親合器的电源由所述接收信道的电源部分供给，所述第二光耦合器的电源由所述数字电路的电源供给，从所述信号处理器输出的三条串口线分别连接至第一光耦合器输入端的三个发光二极管的正极，该三个发光二级管的负极均通过电阻共接至由数字电路给所述光耦隔离芯片供电的电源端，从所述光耦隔离芯片的第一光耦合器的输出端通过三条串口线至所述接收锁存器，从所述接收锁存器还输出有信号连接至光耦隔离芯片的另一个发光二极管的正极，该发光二极管的负极通过电阻连接至由接收信道电源给所述第二光耦合器供电的电源端。
[0017]与现有技术相比，本发明所述的一种基于数模混合设计的谐波抑制系统，解决了当前数模混合接收机中数字电路通过控制线对接收信道的干扰问题，并可以提高接收信道的各项指标，降低接收信道的谐波干扰与底噪；大量减少数模混合接收机系统中数字电路和模拟电路间的连接线，满足设备小型化的要求；降低设备的设计、工艺、装配的复杂度；减少了设备出厂前大量的测试工作，具有可观的经济效益。
【附图说明】
[0018]图1是本发明所述的一种基于数模混合设计的谐波抑制系统的结构示意图；
[0019]图2是本发明所述的一种基于数模混合设计的谐波抑制系统的串口数据时序图；
[0020]图3是本发明所述的一种基于数模混合设计的谐波抑制系统的控制流程图；
[0021]图4是本发明所述的一种基于数模混合设计的谐波抑制系统的光耦隔离芯片的结构示意图。
【具体实施方式】
[0022]以下结合附图对本发明作进一步详细说明，但不作为对本发明的限定。
[0023]如图1所示，本发明所公开的一种基于数模混合设计的谐波抑制系统，包括数字电路和模拟电路两个部分，所述数字电路包括信号处理器101和隔离电路102，所述模拟电路包括接收锁存器103和接收信道104，其中，所述信号处理器101通过串行接口将需要给接收信道104的离散控制信息传输至所述隔离电路102，所述隔离电路102对串行接口传输过来的信息进行隔离后，再通过与所述模拟电路里相连接的连接器发送给接收锁存器103，所述接收锁存器103接收并解析串行接口传递的数据，并将解析后的数据内容封存在其1口上，通过连接在1上的多条离散控制线实现对接收信道104工作状态的控制。
[0024]具体来说，所述串行接口为4线串行接口，所述4线串口包括片选线(CS)、时钟控制线(CLK)、串行数据输入线(DATAI)和串行数据输出线(DATAO)，所述隔离电路为光耦隔离芯片，所述接收锁存器为复杂可编程逻辑器件(Complex Programmable Logic Device,CPLD) o其中，所述信号处理器可以为现场可编程逻辑门阵列(Field Programmable GateArray, FPGA)、数字信号处理器(digital singnal processor, DSP)或复杂可编程逻辑器件(Complex Programmable Logic Device, CPLD)等，负责从系统外部(系统控制指令，频率信息)或系统内部(温度传感器)获取当前系统的工作状态，并计算或查表得到需要送给所述接收信道的离散控制信息，通过一个4线串口连接光耦隔离芯片，光耦隔离芯片对4线串口进行隔离后，通过连接器连接到模拟电路里的接收锁存器(CPLD)，接收锁存器接收4线串口上传递的数据，并把数据进行解析，把解析后的