固体摄像器件、固体摄像器件的信号处理方法和电子装置的制造方法
【技术领域】
[0001]本发明涉及固体摄像器件、固体摄像器件的信号处理方法和电子装置，且具体地，涉及能够实施用于抑制固体摄像器件之间的灵敏度差异的灵敏度校正的固体摄像器件、固体摄像器件的信号处理方法和电子装置。
【背景技术】
[0002]在诸如CMOS图像传感器等固体摄像器件中，存在着如下这样的已被披露的示例:在该示例中，通过划分局部地遮挡微透镜的光或接收由微透镜收集的光通量的光电二极管来检测被摄对象图像中的相位差，且该检测结果被用于焦点检测等等(例如，专利文献I和专利文献2)。
[0003]在这种具有相位差检测功能的固体摄像器件中，由于微透镜和遮光部的制造工艺，所以在微透镜和遮光部中往往会发生相对于光电二极管的位置偏移，且这样的位置偏移可能会造成用于检测相位差的像素对之间的灵敏度差异。因为像素对之间的输出差被用于检测相位差，所以由制造期间的误差(位置偏移)所造成的灵敏度差异可能会变成使相位差的精度降低的因素。因为这样的制造误差在例如生产过程中有多种多样的变化，所以灵敏度差异的程度和灵敏度差异的大小的方向在固体摄像器件之间是不同的。
[0004]考虑到上述这一点，曾披露了一种对于由制造误差所造成的灵敏度差异进行校正的固体摄像器件(例如，专利文献3)。根据专利文献3中的实施方案，在造成了灵敏度差异的像素对中，通过用校正系数乘以具有较低输出的像素来针对具有较高输出的像素执行输出调节。
[0005]引用文献列表
[0006]专利文献
[0007]专利文献1:日本专利申请特开第2001-250931号
[0008]专利文献2:日本专利申请特开第2005-303409号
[0009]专利文献3:日本专利申请特开第2010-237401号
【发明内容】
[0010]本发明要解决的技术问题
[0011]然而，根据专利文献3中所披露的校正方法，像素对之间的灵敏度差异是利用校正而被解决的，但是对于将要被校正系数校正的值并没有给出参考。因此，校正之后的像素输出值可能随着固体摄像器件的波动程度而发生改变。例如，即使当使用了具有同一型号的固体摄像器件时，在同一光量下从各固体摄像器件输出的值也变得在各个固体摄像器件中是不同的。结果，相位差的检测精度可能是随着每个芯片而有所不同的，并且当在聚焦时将相位差的像素输出应用于预览等时，图像的亮度可能是随着每个芯片而有所不同的。
[0012]本发明是鉴于上述情况而做出的，且旨在使得能够实施用于抑制固体摄像器件之间的灵敏度差异的灵敏度校正。
[0013]解决技术问题所采取的技术方案
[0014]根据本发明的第一方面的固体摄像器件包括:像素单元，在所述像素单元中，针对多个像素形成有一个微透镜，且所述微透镜的边界与所述多个像素的边界是重合的；以及校正电路，所述校正电路适合基于校正系数来校正所述像素单元内的像素之间的灵敏度差升。
[0015]在根据本发明的第二方面的固体摄像器件的信号处理方法中，所述固体摄像器件包括像素单元，在所述像素单元中，针对多个像素形成有一个微透镜，且所述微透镜的边界与所述多个像素的边界是重合的，并且所述固体摄像器件的校正电路基于校正系数来校正所述像素单元内的像素之间的灵敏度差异。
[0016]根据本发明的第三方面的电子装置设置有固体摄像器件，所述固体摄像器件包括:像素单元，在所述像素单元中，针对多个像素形成有一个微透镜，且所述微透镜的边界与所述多个像素的边界是重合的；以及校正电路，所述校正电路适合基于校正系数来校正所述像素单元内的像素之间的灵敏度差异。
[0017]根据本发明的第一方面至第三方面，在所述固体摄像器件的所述像素单元中针对所述多个像素形成有上述一个微透镜且所述微透镜的边界与所述多个像素的边界重合。在所述校正电路中，基于所述校正系数来校正所述像素单元内的像素之间的灵敏度差异。
[0018]所述固体摄像器件和所述电子装置可以是单独的装置，或者可以是并入到另一个装置中的模块。
[0019]本发明的效果
[0020]根据本发明的第一方面至第三方面，能够实施用于抑制固体摄像器件之间的灵敏度差异的灵敏度校正。
[0021]需要注意的是，这里叙述的效果不一定局限于此，并且可以是在本发明中叙述的那些效果中的任一者。
【附图说明】
[0022]图1是图示了根据本发明的固体摄像器件的第一实施例的框图。
[0023]图2是图示了像素的截面结构的图。
[0024]图3是像素单元的解释图。
[0025]图4是像素单元的解释图。
[0026]图5是图示了像素的示例性电路构造的图。
[0027]图6是图示了在具有像素共用结构情况下各像素的示例性电路构造的图。
[0028]图7是由微透镜的位置偏移所造成的灵敏度差异的解释图。
[0029]图8是由微透镜的位置偏移所造成的灵敏度差异的解释图。
[0030]图9是灵敏度差异校正处理的解释图。
[0031 ]图10是校正系数计算处理的解释性流程图。
[0032]图11是使用ro求和的校正系数计算处理的解释性流程图。
[0033I图12是图示了示例性校正表的图。
[0034]图13是灵敏度差异校正处理的解释性流程图。
[0035]图14是依据波长的灵敏度差异校正处理的解释图。
[0036]图15是依据波长的灵敏度差异校正处理的解释图。
[0037]图16是针对白像素的灵敏度差异校正处理的解释图。
[0038]图17是针对白像素的灵敏度差异校正处理的解释图。
[0039]图18是图示了像素单元的布置的变形例的图。
[0040]图19是图示了其中像素单元由两个像素形成的第一示例性结构的图。
[0041]图20是图示了其中像素单元由两个像素形成的第二示例性结构的图。
[0042]图21是在像素单元由两个像素形成的情况下的校正系数计算处理的解释图。
[0043]图22是固体摄像器件的示例性基板构造的解释图。
[0044]图23是图示了根据本发明的固体摄像器件的第二实施例的框图。
[0045]图24是图示了根据本发明的固体摄像器件的第三实施例的框图。
[0046]图25是图示了作为根据本发明实施例的电子装置的成像装置的示例性构造的框图。
【具体实施方式】
[0047]下面将说明用于实施本发明的方式(以下称为实施例)。需要注意的是，将按照下列顺序提供说明。
[0048]1.第一实施例(包括校正电路和存储器的固体摄像器件的示例性结构)
[0049]2.第二实施例(包括校正电路的固体摄像器件的示例性结构)
[0050]3.第三实施例(包括校正电路和存储器的相机模块的示例性结构)
[0051 ] 4.应用于电子装置的示例性应用
[0052]1.第一实施例
[0053]固体摄像器件的示例性示意结构
[0054]图1是图示了根据本发明的固体摄像器件的示意构造的框图。
[0055]图1中的固体摄像器件I包括:像素阵列部3，在像素阵列部3中以矩阵的方式排列着多个像素2(图2);以及在像素阵列部3的周边中的周边电路部。在周边电路部中，包括了垂直驱动部4、AD(模数)转换部5、水平驱动部6、时序控制部7、信号处理电路8、及输出电路9等等。
[0056]像素2是由作为光电转换部的光电二极管和多个像素晶体管形成的。该多个像素晶体管对应于例如MOS晶体管(诸如传输晶体管、放大晶体管、选择晶体管和复位晶体管)。稍后将参照图5和图6来说明像素2的示例性电路构造。
[0057]垂直驱动部4是由例如移位寄存器形成的，且垂直驱动部4通过经由像素驱动线(未图示)向各个像素2提供驱动脉冲来将像素2以行为单位进行驱动。更具体地，垂直驱动部4在垂直方向上以行为单位依次选择性地扫描像素阵列部3中的各像素2，且经由以列为单位共有地设置的垂直信号线(未图示)而将像素信号提供给AD转换部5，所述像素信号基于与各像素2的光电二极管中的入射光量对应地而被生成的信号电荷。
[0058]AD转换部5对从像素阵列部3的位于一行中的各像素2输出的像素信号施加AD转换处理和相关双采样(CDS:correlated double sampling)处理以便除去像素所特有的固定模式噪声。
[0059]水平驱动部6是由例如移位寄存器形成的，且依次输出水平扫描脉冲，由此将已经经过AD转换且被保持在AD转换部5内的预定行的各像素的(数字)像素信号输出至信号处理电路8。
[0060]时序控制部7接收输入时钟和用来命令操作模式等的数据，且进一步输出诸如固体摄像器件I的内部信息等数据。更具体地，时序控制部7基于垂直同步信号、水平同步信号和主时钟而生成将要成为垂直驱动部4、AD转换部5和水平驱动部6中的操作的基准的时钟信号和控制信号。而且，时序控制部7将所生成的时钟信号和控制信号输出至垂直驱动部4、AD转换部5、及水平驱动部6等等。
[0061]信号处理电路8至少包括校正电路11和存储器12，信号处理电路8执行灵敏度差异校正处理以校正各个像素之间的灵敏度差异，且将经过这个处理的像素信号输出至输出电路9 ο
[0062]更具体地，校正电路11基于存储于存储器12中的校正系数来执行用于校正各个像素之间的灵敏度差异的灵敏度差异校正处理。而且，校正电路11还执行校正系数计算处理，以便计算在执行灵敏度差异校正处理时所需要的校正系数且使存储器12存储所计算出的校正系数。
[0063]存储器12存储在由校正电路11执行的校正系数计算处理中被计算出来的校正系数，且当需要时将该校正系数提供给校正电路11。
[0064]输出电路9针对从信号处理电路8依次输出的信号执行缓存，且在下一阶段中将这些信号输出至诸如图像信号处理器(ISP:1mage signal processor)等外部电路。
[0065]如此构造而成的固体摄像器件I例如是所谓的列型AD方式的CMOS图像传感器，在这样的列型AD方式中，⑶S处理和AD转换处理是以像素行为单位而被进行的。
[0066]像素的截面结构
[0067]图2是图示了在图1的像素阵列部3内以矩阵的方式布置着的像素2的截面结构的图。
[0068]在像素阵列部3内的各像素2中，例如，通过在形成有P型(第一导电类型)半导体区域21的半导体基板(硅基板)20上在每个像素中都形成η型(第二导电类型)半导体区域22，将光电二极管PD形成于每个像素中。同时，在图2中，半导体区域21是为了方便起见才针对每个像素而被分割的，但是需要注意的是，这样的边界实际上是不存在的。
[0069]半导体基板20