【具体实施方式】
[0025]如图1至图2所示，本发明包括发送系统电路和接收系统电路，发送系统电路通过信道与接收系统电路连接，信道包括导线。
[0026]如图1所示，发送系统电路包括第一信号加法电路A和第一三阶类洛伦兹4+2型电路B，接收系统电路包括第二信号加法电路C和第二三阶类洛伦兹4+2型电路D;第一信号加法电路A的a I输入端与信号输入端连接，第一信号加法电路A的a 2输入端与第一三阶类洛伦兹4+2型电路B的Xls输出端连接，第一三阶类洛伦兹4+2型电路B的bl输入端、b2输入端、b3输入端和b 4输入端与第一信号加法电路A的输出端相连;第一信号加法电路A的输出端通过信道分别与与第二信号加法电路C的Cl输入端，第二三阶类洛伦兹4+2型电路D的dl输入端、d2输入端、d3输入端和d4输入端相连，第二信号加法电路C的c2输入端与第二三阶类洛伦兹4+2型电路D的Xlr输出端相连;类洛伦兹10+4型混沌保密通信电路和跳线针组构成一种实验类型可控类洛伦兹10+4型混沌保密通信电路。
[0027]第一信号加法电路A包括运算放大器As5、电阻Rs9、电阻RslO、电阻Rsll和电阻Rsl2;电阻Rs9的一端和电阻RslO的一端分别与运算放大器As5的反相输入端相连，电阻Rs9的另一端接信号输入端，电阻RslO的另一端与运算放大器As5的输出端相连，电阻Rsll的一端和电阻Rsl2的一端分别与运算放大器As5的同相输入端相连，电阻Rsl2的另一端接地，运算放大器As5的输出端与信道的输入端相连。
[0028]第一三阶类洛伦兹4+2型电路B包括运算放大器As 1、运算放大器As2、运算放大器八83、运算放大器484、电阻1^1、电阻1^2、电阻1^3、电阻1^4、电阻1^5、电阻1^6、电阻1^7、电阻Rs8、电容Cs 1、电容Cs2、电容Cs3、模拟乘法器Ms I和模拟乘法器Ms2;
[0029]运算放大器As I的反相输入端与电阻Rs I的一端、电阻Rs2的一端和电容Cs I的一端相连，运算放大器Asl的同相输入端接地，电容Csl的另一端分别与运算放大器Asl的输出端和第一信号加法电路A的a 2输入端相连，电阻R s 2的另一端分别与模拟乘法器M s I的Y输入端和运算放大器As2的输出端相连，电阻Rsl的另一端、模拟乘法器Msl的X输入端、电阻Rs3的一端和模拟乘法器Ms 2的X输入端分别与第一信号加法电路A的输出端相连；
[°03°] 运算放大器As2的反相输入端分别与电阻Rs3的一端、电阻Rs4的一端和电容Cs2的一端相连，电容Cs2的另一端分别与运算放大器As2的输出端和模拟乘法器Ms I的Y输入端相连，运算放大器As2的同相输入端接地，电阻Rs4的另一端与模拟乘法器Ms2的输出端相连，模拟乘法器Ms2的Y输入端与运算放大器As4的输出端相连；
[0031 ] 运算放大器As3的反相输入端分别与电阻Rs5的一端、电阻Rs6的一端和电容Cs3的一端相连，运算放大器As3的同相输入端接地，电阻Rs6的另一端与模拟乘法器Msl的输出端相连，电阻Rs5的另一端和电容Cs3的另一端分别与运算放大器As3的输出端和电阻Rs7的一端相连，运算放大器As4的反相输入端分别与电阻RsS的一端和电阻Rs7的另一端相连，运算放大器As4的同相输入端接地，电阻RsS的另一端与运算放大器As4的输出端相连，运算放大器As4的输出端接模拟乘法器Ms2的Y输入端；
[0032]运算放大器AsI的输出端为Xl s输出端，运算放大器As2的输出端为X2s输出端，运算放大器As3的输出端为X3s输出端。
[0033]第二信号加法电路C包括运算放大器Ar5、电阻Rr9、电阻RrlO、电阻Rrll和电阻Rrl2;电阻Rr9的一端和电阻RrlO的一端分别与运算放大器Ar5的反相输入端相连，电阻Rr9的另一端与信道的输出端相连，电阻RrlO的另一端与运算放大器Ar5的输出端相连，电阻Rrl I的一端和电阻Rr 12的一端分别与运算放大器Ar5的同相输入端相连，电阻Rr 12的另一端接地。
[0034]第二三阶类洛伦兹4+2型电路D包括运算放大器Arl、运算放大器Ar2、运算放大器Ar3、运算放大器Ar4、电阻Rrl、电阻Rr2、电阻Rr3、电阻Rr4、电阻Rr5、电阻Rr6、电阻Rr7、电阻Rr8、电容Cr 1、电容Cr 2、电容Cr 3、模拟乘法器Mr I和模拟乘法器Mr 2;
[0035]运算放大器Ar I的反相输入端与电阻Rr I的一端、电阻Rr2的一端和电容Cr I的一端相连，运算放大器Arl的同相输入端接地，电容Crl的另一端分别与运算放大器Arl的输出端和第一信号加法电路C的c 2输入端相连，电阻Rr 2的另一端分别与模拟乘法器Mr I的Y输入端和运算放大器Ar2的输出端相连，电阻Rrl的另一端、模拟乘法器Mrl的X输入端、电阻Rr3的一端和模拟乘法器Mr2的X输入端分别与第一信号加法电路C的输出端相连；
[0036]运算放大器Ar2的反相输入端分别与电阻Rr3的一端、电阻Rr4的一端和电容Cr2的一端相连，电容Cr2的另一端分别与运算放大器Ar2的输出端和模拟乘法器Mr I的Y输入端相连，运算放大器Ar2的同相输入端接地，电阻Rr4的另一端与模拟乘法器Mr2的输出端相连，模拟乘法器Mr2的Y输入端与运算放大器Ar4的输出端相连；
[0037]运算放大器Ar3的反相输入端分别与电阻Rr5的一端、电阻Rr6的一端和电容Cr3的一端相连，运算放大器Ar3的同相输入端接地，电阻Rr6的另一端与模拟乘法器Mrl的输出端相连，电阻Rr5的另一端和电容Cr3的另一端分别与运算放大器Ar3的输出端和电阻Rr7的一端相连，运算放大器Ar4的反相输入端分别与电阻RrS的一端和电阻Rr7的另一端相连，运算放大器Ar4的同相输入端接地，电阻RrS的另一端与运算放大器Ar4的输出端相连，运算放大器Ar4的输出端接模拟乘法器Mr2的Y输入端；
[0038]运算放大器ArI的输出端为Xlr输出端，运算放大器Ar2的输出端为X2r输出端，运算放大器Ar 3的输出端为X3r输出端。
[0039]如图2所示，跳线针组包括跳线针K1、跳线针K2和跳线针K3;
[0040]实验类型可控类洛伦兹10+4型混沌保密通信电路的具体结构包括:
[0041]信号输入端接跳线针Kl的I号端口，跳线针Kl的2号端口与类洛伦兹10+4型混沌保密通信电路中的第一信号加法电路A的al输入端相连，跳线针Kl的3号端口接地；
[0042]跳线针K2的I号端口与类洛伦兹10+4型混沌保密通信电路中的第一信号加法电路A的输出端连接，跳线针K2的2号端口分别与所述类洛伦兹10+4型混沌保密通信电路中第一三阶类洛伦兹4+2型电路B的bl输入端、b2输入端、b3输入端和b4输入端相连，跳线针K2的3号端口分别与所述类洛伦兹10+4型混沌保密通信电路中第一信号加法电路A的a2输入端和第一三阶类洛伦兹4+2型电路B的Xls输出端相连；
[0043]跳线针K3的I号端口与第二信号加法电路C的cI输入端相连，跳线针K3的2号端口分别与第二三阶类洛伦兹4+2型电路D的dl输入端、d2输入端、d3输入端和d4输入端相连，跳线针K3的3号端口分别与第二信号加法电路C的c2输入端和第二三阶类洛伦兹4+2型电路D的Xlr输出端相连。
[0044]当发送系统信号al输入端接入欲传送的电子信号后，经过发送系统的混沌加密，产生携带有用信号的混沌信号，送到公共信道中，被接收系统接收，接收系统经过混沌解密处理，产生解密的信号，送到接收系统信号输出点，完成混沌保密通信过程。
[0045]当发送系统跳线针K2的2号端口与跳线针K2的3号端口通过短路帽短路，Xsl输出端与电阻Rsl、电阻Rs3、模拟乘法器Msl的输入端、模拟乘法器Ms2输入端相连，运算放大器As 1、运算放大器As2、运算放大器As3、运算放大器As4与模拟乘法器Ms 1、模拟乘法器Ms2构成独立的三阶类洛伦兹4+2型混沌电路；当接收系统跳线针K3的2号端口与跳线针1(3的3号端口通过短路帽短路后，Xrl输出端与电阻Rn、第三电阻Rn、模拟乘法器输入端、模拟乘法器Mr2的输入端相连，运算放大器An、运算放大器Ar2、运算放大器Ar3、运算放大器Ar4与模拟乘法器Mrl、模拟乘法器Mr2构成独立的三阶类洛伦兹4+2型混沌电路;此时，两个独立的类洛伦兹混沌电路可以进行混沌不同步的所有电路实验。
[0046]当发送系统跳线针Kl的2号端口与跳线针Kl的3号端口通过短路帽短路，电阻Rrl的一端接地;发送系统跳线针K2的I号端口与跳线针K2的2号端口通过短路帽短路，运算放大器As5接入发送系统的三阶类洛伦兹4+2型混沌电路，整个发送系统处于被零信号调制状态，送到通信信道的是被混沌调制的零信息信号;接收系统跳线针K3的I号端口与跳线针K3的2号端口通过短路帽短路，运算放大器Ar5接入发送系统三阶类洛伦兹4+2型混沌电路，整个接收系统处于被零信号调制状态，送到信号输出口的是混沌解调的零信息信号;此时，两个三阶类洛伦兹4+2型混沌电路可以进行混