一种基于存储器的数据直通式转发电路的制作方法
【技术领域】
[0001]本实用新型属于集成电路设计技术，涉及一种基于存储器的数据直通式转发电路及方法。
【背景技术】
[0002]在数据的传输中，尤其是交换机的设计中，需要把接收的数据转发出去。因此需要一种高效的数据转发电路来完成该工作。
[0003]传统的做法是基于存储进行数据转发，即等整个数据包全部准备好之后再进行数据的转发，该做法会造成数据吞吐率低，时延较大，且耗费存储资源。
【发明内容】
[0004]为了解决现有的数据转发电路存在吞吐率低、时延较大且耗费存储资源的技术问题，本实用新型提供一种基于存储器的数据直通式转发电路，该电路可最大限度的增大转发效率，降低传输时延迟，且节约存储资源，并且可在其他基于数据转发的项目中复用。
[0005]本实用新型的技术解决方案:
[0006]一种基于存储器的数据直通式转发电路，其特殊之处在于:包括帧接收控制模块1、新帧排序FIFO存储器2、数据存储器3、标志存储器4和读控制模块5 ;其中，帧接收控制模块I连接新帧排序FIFO存储器2，同时连接数据存储器3和标志存储器4，同时，数据存储器3和标志存储器4与读控制模块5相连；
[0007]帧接收控制模块I将接收到的数据帧按照顺序由帧头开始将帧数据写入到对应的数据存储器3中，同时将该帧数据中已存储数据的状态标志写入标志存储器4中，清除标志存储器4下一地址的状态，直至帧尾。
[0008]上述标志存储器4由偶地址标志存储器和奇地址标志存储器组成，所述偶地址标志存储器用于存储数据存储器3偶地址上的数据状态标志；所述奇地址标志存储器用于存储数据存储器3奇地址上的数据状态标志。
[0009]上述数据存储器3有M个存储地址；所述偶地址标志存储器的存储地址和奇地址标志存储器的存储地址之和为M。
[0010]本实用新型所具有的有益效果:
[0011]本实用新型采用分别设置奇标志存储器和偶标志存储器的方式，先通过帧接收控制模块I将接收到的数据帧按照顺序由帧头开始将帧数据写入对应的数据存储器2中，同时置奇标志存储器和偶标志存储器为对应状态，直至帧尾，再通过读控制模块4从奇标志存储器、偶标志存储器及数据存储器中读取数据帧。本实用新型可最大限度的增大转发效率，降低传输时延迟，且节约存储资源，并且可在其他基于数据转发的项目中复用。
【附图说明】
[0012]图1是本实用新型一种基于存储器的数据直通式转发电路及方法的架构示意图。
【具体实施方式】
[0013]下面结合附图和实施例对本实用新型做进一步描述:
[0014]如图1所示。本实用新型涉及的一种基于存储器的数据直通式转发电路及方法的架构包括接收控制模块1、新帧排序FIFO 2、数据存储器3、标志存储器4和读控制模块5 ；其中，接收控制模块I连接新帧排序FIFO 2，同时连接数据存储器3和标志存储器4的输入，数据存储器3和标志存储器4的输出与读控制模块5连接。
[0015]接收控制模块I将接收到的数据帧按照地址顺序由帧头开始将帧数据写入对应的数据存储器3中，同时置标志存储器4为对应状态，清除下一地址对应的标志存储器为“00” ( “00”代表数据无效，“O I”代表有效S0F，“ 10”代表有效帧内容“ 11”代表有效EOF，复位后由专门的初始化电路将偶地址标志存储器的逻辑分块0-7的O地址依次次写入“00” ；一次数据交换结束由调度逻辑将对应缓冲块的偶地址标志O地址置“00”，完成释放)直至帧尾。
[0016]新帧排序FIFO 2深度为M，用于存储缓冲逻辑块号，新帧排序FIFO 2的深度与缓冲逻辑块个数保持一致，当接收控制模块I接收到数据帧后，搜索M个缓冲逻辑块中可用的缓冲逻辑块，然后将缓冲逻辑块号写入新帧排序FIFO 2。
[0017]如图1所示，数据存储器3用于存储数据，包括M个(2N+2)的逻辑分块，每个分块由地址O开始存放一个帧内容(从SOF开始)。
[0018]如图1所示，标志存储器4由偶地址标志存储器和奇地址标志存储器组成，偶地址标志存储器的M个2bit*(N+l)的逻辑分块的每一地址的存储内容表示数据存储器对应偶地址(0，2，4，6，8…)的数据状态，“00”代表数据无效；“01”代表有效的SOF数据;“10”代表有效的payload数据；“11”代表有效的EOF数据；奇地址标志存储器的M个2bit*(N+l)的逻辑分块的每一地址的存储内容表示数据存储器对应奇地址(1，3，5，7…)的数据状态。
[0019]读控制模块5用于读取数据存储器3以及对应地址的标志存储器4，先判断偶地址标志存储器是否读得“01”，若读到“01” (即SOF有效)，则得到数据存储器输出的有效SOF直到读到有效标志和有效数据，地址递加，帧计数递加，再读取奇地址标志存储器，依次读取，直到读到有效帧尾标志，读取结束帧后，读取结束，往对应地址标志存储器对应缓冲的地址写入“ 00 ”，释放此缓冲块。
[0020]一种基于存储器的数据直通式转发方法实现方法步骤如下:
[0021]I)接收控制模块I接收到数据帧后，搜索M个缓冲逻辑块中可用的缓冲逻辑块，然后将缓冲逻辑块号写入新帧排序FIFO 2，同时由SOF开始将帧数据写入数据存储器3对应的逻辑块，依次存放数据帧，同时置偶标志存储器对应的地址为“01” ( “01”代表有效的SOF数据)，同一时钟周期置奇地址标志存储器对应的地址为“00” ( “00”代表数据无效)，即清除下一地址对应的标志存储器4，直至EOF ;
[0022]2)数据存储器3的每个分块由地址O开始存放一个帧内容(从SOF开始)，依次存放数据帧；
[0023]3)标志存储器4中写入的内容代表对应的数据存储器的数据状态，数据状态包括无效数据、有效帧头标志、有效帧内容标志、有效帧尾标志；
[0024]4)连接建立后，读控制模块5从新帧排序FIFO 2中读取偶地址标志存储器对应缓冲块号的地址及数据存储器对应缓冲块号的地址，判断偶地址标志存储器是否读得“01”，若读到“01”(即SOF有效)，则得到数据存储器输出的有效S0F，地址递加，帧计数递加，接下来读取奇地址标志存储器，若读到“10” (即数据有效)，则得到有效数据；
[0025]5)重复步骤4，直到读到有效帧尾标志，帧读取结束，往对应地址标志存储器对应缓冲的地址O写入“ 00 ”，释放此缓冲块。
[0026]最后应说明的是:以上实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述实施例对本实用新型进行了详细地说明，本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的精神和范围。
【主权项】
1.一种基于存储器的数据直通式转发电路，其特征在于:包括帧接收控制模块(1)、新帧排序FIFO存储器(2)、数据存储器(3)、标志存储器(4)和读控制模块(5);其中，帧接收控制模块(I)连接新帧排序FIFO存储器(2)，同时连接数据存储器(3)和标志存储器(4)，同时，数据存储器⑶和标志存储器⑷与读控制模块(5)相连； 帧接收控制模块(I)将接收到的数据帧按照顺序由帧头开始将帧数据写入到对应的数据存储器(3)中，同时将该帧数据中已存储数据的状态标志写入标志存储器(4)中，清除标志存储器(4)下一地址的状态，直至帧尾。
2.根据权利要求1所述的基于存储器的数据直通式转发电路，其特征在于:所述标志存储器(4)由偶地址标志存储器和奇地址标志存储器组成，所述偶地址标志存储器用于存储数据存储器(3)偶地址上的数据状态标志；所述奇地址标志存储器用于存储数据存储器(3)奇地址上的数据状态标志。
3.根据权利要求1或2所述的基于存储器的数据直通式转发电路，其特征在于:所述数据存储器(3)有M个存储地址；所述偶地址标志存储器的存储地址和奇地址标志存储器的存储地址之和为M。
【专利摘要】本实用新型涉及一种基于存储器的数据直通式转发电路，该电路提供了一种用于数据接收、存储、转发的方式，分别设置数据存储器、奇地址标志存储器和偶地址标志存储器，将接收数据写入到数据存储器中的同时置对应标志存储器的状态，并清除下一个数据的状态标志位，输入与输出建立连接后，可即时从数据存储器依次读取数据的直通式转发方法。该电路及方法提供的数据转发电路及方法大大提高了数据转发效率。
【IPC分类】H04L12-933
【公开号】CN204272167
【申请号】CN201420774237
【发明人】王玉欢, 杨海波, 李攀, 蔡叶芳, 刘航, 张荣华
【申请人】中国航空工业集团公司第六三一研究所
【公开日】2015年4月15日
【申请日】2014年12月9日