Fpga的实时图像采集和去噪处理的装置的制造方法
【技术领域】
[0001]本实用新型涉及图像采集及处理技术领域，特别涉及一种FPGA的实时图像采集和去噪处理的装置。
【背景技术】
[0002]图像信息是人类获取的最重要的信息之一，图像采集在数字图像处理、图像识别等领域应用十分广泛。实时图像的采集和处理在现在多媒体技术中占有重要的地位。日常生活中所见到的数码相机、可视电话、多媒体IP电话和电话会议等产品，实时图像采集时其中的核心技术。图像采集的速度、质量直接影响到产品的整体效果。但是，图像信号在产生、传输和记录过程中，经常会受到各种噪声的干扰，使得图像的质量变差，或是丢失掉重要信息，严重地影响了图像的视觉效果。
[0003]目前，随着VLSI技术的发展，越来越多的算法可以用硬件来实现，同时，由于生产线的专业化，在同一环境先生成或传输的图像，其受污染的噪声类型有相似性和稳定性，这也使得专用集成电路有很大的实用性。传统的图像采集基于PC机软件架构，在图像处理运算方面比较灵活，成本低，但PC机是冯?诺依曼结构，无法实现并行处理，速度较慢，无法满足图像处理的实时性；硬件架构的图像采集及处理系统一般采用专用的集成电路ASIC器件实现，专用集成电路一般都采用具有并行处理能力的哈佛结构，比软件架构的系统速度更快，可以较好的实现实时性要求。常用的集成电路ASIC的数字信号处理芯片DSP，其具有体积小、速度快、功耗小、可靠性强等典型的特点，具有一定的并行处理能力，且能实现一些图像处理算法。但是，随着人们对图像效果及质量要求的提高，很多高性能的DSP器件都无法实现。人们迫切寻求一种新的系统架构。DSP及强大的数据处理能力和高速运行的特点，非常适合应用于图像处理领域。但因其电路设计复杂、开发成本高和无法进行二次开发的缺陷，给设计人员带来了诸多不便。
【实用新型内容】
[0004]基于此，本实用新型的目的是提供一种开发难度低，运行速度快的FPGA的实时图像采集和去噪处理的装置。
[0005]—种FPGA的实时图像采集和去噪处理的装置，包括图像传感器、FPGA控制处理单元、存储器、晶振电路及显示单元，所述图像传感器发送图像信息，所述存储器将图像信息进行存储，由所述FPGA控制处理单元采集和读取存储的图像信息，并进行滤波操作，后将信息结果发送至所述显示单元显示。
[0006]其中，所述FPGA控制处理单元包括初始化单元、采样控制单元、存储器控制单元滤波单元及锁相环PLL。所述初始化单元及所述采样控制单元与所述图像传感器相连接，所述采样控制单元用于采集所述图像传感器发出的图像信息及单帧静止图像。所述存储器控制单元与所述存储器相连接，所述存储器控制单元控制所述存储器的状态，并将读取到所述存储器的数据发送至所述滤波单元进行滤波操作。
[0007]所述存储器采用DDR SDRAM作为图像数据的存储和处理器件，利用Bank结构，提高所述存储器访问速度。
[0008]本实用新型利用FPGA系统，用户不仅可以方便地设计出所需的硬件逻辑功能，而且可以实现系统的重复编程，从而大大的降低了开发难度，缩短了研发周期，提升了系统的运行速度，再由FPGA内部的滤波单元进行图像数据的滤波去噪的处理，大大提高了图像的清晰度。此外，用户可通过显示单元实时查看滤波操作后的信息结果数据图像，达到实时图像采集的目的。
【附图说明】
[0009]图1为本实用新型其中一实施例的FPGA系统设计流程图。
[0010]图2为本实用新型其中一实施例的FPGA的实时采集图像和去噪处理的装置的原理图。
[0011]图3为图2中的滤波的过程示意图
[0012]图4为图2中的主机向从机填写一个字节的数据流程图。
[0013]图5为图2中的主机向从机读取一个字节的数据流程图。
【具体实施方式】
[0014]为了便于理解本实用新型，下面将参照相关附图对本实用新型进行更全面的描述。附图中给出了本实用新型的首选实施例。但是，本实用新型可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本实用新型的公开内容更加透彻全面。
[0015]需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
[0016]除非另有定义，本文所使用的所有的技术和科学术语与属于本实用新型的技术领域的技术人员通常理解的含义相同。本文中在本实用新型的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本实用新型。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
[0017]请参阅图1，为本实用新型其中一实施例的FPGA系统设计流程图，该系统采用自顶向下的设计方法，进行系统功能的划分和结构设计。将方案设计、系统规划作为系统设计的第一步，设计输入采用Verilog硬件描述语言输入方式和原理图输入方法，对系统进行描述，功能仿真和综合在编译器上验证了设计输入的正确性后，通过逻辑综合及优化工具，生成门级电路网表，进行模块化的功能验证，时序仿真结合具体型号的FPGA芯片，进行具体的仿真来检查逻辑综合结果是否符合设计要求，适配及文件下载通过适配器，将编程数据下载到FPGA芯片中，从而将系统转化为具体的物理实现。本实用新型采用ALAERA公司开发的Quartusii作为仿真的软件测试平台。
[0018]请参阅图2，一种FPGA的实时图像采集和去噪处理的装置，包括图像传感器10、存储器11、FPGA控制处理单元12、晶振电路13及显示单元14，所述图像传感器10发送图像信息，所述存储器11将图像信息进行存储，由所述FPGA控制处理单元12采集和读取图像信息，并进行滤波操作后，将信息结果发送至所述显示单元14进行显示。
[0019]其中，所述FPGA控制处理单元12包括初始化单元121、采样控制单元122、存储器控制单元123滤波单元124及锁相环PLL125。
[0020]所述初始化单元121及所述采样控制单元122与所述图像传感器10相连接，所述采样控制单元122用于采集所述图像传感器10发出的图像信息及单帧静止图像。所述存储器控制单元123与所述存储器11相连接，所述存储器控制单元123控制所述存储器11的状