态，并将读取到所述存储器11的数据发送至所述滤波单元124进行滤波操作。
[0021]进一步的，还包括一图像转换单元15，用于将得到的数字图像数据变换成RGB格式图像数据，便于所述显示单元14进行图像数据显示。
[0022]所述存储器11采用DDR SDRAM作为图像数据的存储和处理器件，利用Bank结构，当其中一个Bank在进行预充电的同时，另一个Bank可以马上实现读取，进行一次读写操作后，无需等待，又可以接着对下一块Bank直接进行读写操作，依次进行，使所述图像传感器10输出的图像数据连续地存储在所述存储器11中，同时，所述FPGA控制处理单元12可连续地从所述存储器11中读取数据。
[0023]所述滤波单元124的滤波过程见图3，将图像f (X，y) 1从图像空间转换到频域空间，得到F(u，v)2后，在频域空间中通过不同的滤波函数H(u，v)3对图像进行不同的增强，得到G(u，v)4，再将增强后的图像从频域空间转换到图像空间，得到图像g(x，y)50
[0024]所述初始化单元121通过I2C总线对其内部寄存器的设置来实现，所述I2C总线由数据线SDA和时钟SCL构成，当时钟SCL为高电平时，所述数据线SDA由高电平向低电平跳变，此时，数据开始传输；当所述时钟SCL由低电平向高电平跳变，数据结束传输。
[0025]请参阅图4，当I2C总线开始对所述图像传感器10配置时，可以直接从ROM中读取预配的内容。在进行写操作时，首先由FPGA产生一个开始信号后，发送从机的设备地址号，最后是等待接收从机的应答信号，接着FPGA发出要访问的目标寄存器的地址，再接收从机回复的应答信号，再通过FPGA发出待写入的数据，并接收来自从机的应答信号，最后由FPGA发送停止信号结束数据的传输。
[0026]请参阅图5，在进行读操作时，首先由FPGA产生一个开始信号，发送从机的设备地址号，等待接收从机的应答信号，接着FPGA发出要访问的目标寄存器的地址，再接收从机回复的应答信号，在通过FPGA改变为从机的应答信号后发送重新开始信号，等待接收从机的应答信号，最后从机读取8数据，一个字节应答一次，然后停止信号提示传输结束。
[0027]本实施例中，所述图像传感器10为MT9V032传感器。
[0028]本实用新型的实时图像采集和去噪处理的装置，由所述图像传感器发送数据图像信息，所述存储器将图像信息进行存储，再由所述FPGA控制处理单元采集和读取所述存储器的图像信息，并进行滤波操作后，将信息结果发送至所述显示单元上进行数据图像的显不ο
[0029]利用FPGA系统，用户不仅可以方便地设计出所需的硬件逻辑功能，而且可以实现系统的重复编程，从而大大的降低了开发难度，缩短了研发周期，提升了系统的运行速度，再由FPGA内部的滤波单元进行图像数据的滤波去噪的处理，大大提高了图像的清晰度。此夕卜，用户可通过显示单元实时查看滤波操作后的信息结果数据图像，达到实时图像采集的目的。
[0030]以上所述实施例仅表达了本实用新型的一种实施方式，其描述较为具体和详细，但并不能因此而理解为对本实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。因此，本实用新型专利的保护范围应以所附权利要求为准。
【主权项】
1.一种FPGA的实时图像采集和去噪处理的装置，包括图像传感器、FPGA控制处理单元、存储器、晶振电路及显示单元，其特征在于，所述图像传感器发送图像信息，所述存储器将图像信息进行存储，由所述FPGA控制处理单元采集和读取图像信息，并进行滤波操作后，将信息结果发送至所述显示单元进行显示。2.根据权利要求1所述的FPGA的实时图像采集和去噪处理的装置，其特征在于，所述FPGA控制处理单元包括初始化单元、采样控制单元、滤波单元及存储器控制单元。3.根据权利要求2所述的FPGA的实时图像采集和去噪处理的装置，其特征在于，所述初始化单元及所述采样控制单元分别与所述图像传感器相连接，所述采样控制单元用于采集所述图像传感器发出的图像信息及单帧静止图像。4.根据权利要求2所述的FPGA的实时图像采集和去噪处理的装置，其特征在于，所述存储器控制单元与所述存储器相连接，所述存储器控制单元控制所述存储器的状态，并将读取到所述存储器的信息数据发送至所述滤波单元进行滤波操作。5.根据权利要求2所述的FPGA的实时图像采集和去噪处理的装置，其特征在于，所述存储器采用Bank结构，当其中一个Bank在进行预充电的同时，另一个Bank可以马上实现读取，进行一次读写操作后，无需等待，又接着对下一块Bank直接进行读写操作。6.根据权利要求2所述的FPGA的实时图像采集和去噪处理的装置，其特征在于，所述初始化单元通过I2C总线与所述图像传感器连接，所述FPGA控制处理单元控制所述I2C总线控制数据的发生和停止。7.根据权利要求1所述的FPGA的实时图像采集和去噪处理的装置，其特征在于，还包括一图像转换单元，用于将得到的数字图像数据变换成适合于所述显示单元显示的格式图像数据。8.根据权利要求1到7任意一项所述的FPGA的实时图像采集和去噪处理的装置，其特征在于，均在FPGA上利用Verilog语言来实现，搭建硬件组件。9.根据权利要求1到7任意一项所述的FPGA的实时图像采集和去噪处理的装置，其特征在于，采用ALAERA公司开发的Quartusii作为仿真的软件测试平台。
【专利摘要】一种FPGA的实时图像采集和去噪处理的装置，包括图像传感器、FPGA控制处理单元、存储器、晶振电路及显示单元，所述图像传感器发送图像信息，所述存储器将图像信息进行存储，由所述FPGA控制处理单元采集和读取图像信息，并进行滤波操作后，将信息结果发送至所述显示单元进行显示。本实用新型利用FPGA系统，不仅可以方便地设计出所需的硬件逻辑功能，而且可以实现系统的重复编程，从而大大的降低了开发难度，缩短了研发周期，提升了系统的运行速度，再由FPGA内部的滤波去噪操作大大提高了图像的清晰度，此外，用户可通过显示单元实时查看数据图像，达到实时图像采集的目的。
【IPC分类】H04N5/21, H04N5/14
【公开号】CN205005137
【申请号】CN201520752761
【发明人】白书华, 李素玲, 周康乐, 钟章生
【申请人】南昌理工学院
【公开日】2016年1月27日
【申请日】2015年9月25日