专利名称：抑制高速线路电磁干扰的抵消线路的改进方法
技术领域：
本发明涉及一种抑制高速线路电磁干扰的抵消线路，特别是一种利用差动信号达到磁场抵消与电场耦合的抵消线路，并且该差动信号不需与实际元件相连接，仅利用邻近耦合的方式即能达到电磁干扰的抵消效果。
背景技术：
为了提高电子产品的电磁相容性(Electromagnetic Compatibility，EMC)，在设计电子产品时便需考虑到电源、信号线、比较信号、数字信号、电气机箱、以及操作机箱等的电路设计。其中，不可缺少的便是滤波线路，包括去耦合电容(Decoupling capacitors)、滤波电容(Filter capacitors)和旁路电容(Bypass capacitors)等。由于印制电路板(PCB)上的信号日渐提高(由33MHz提高至到133MHz)，一般加在信号电路上的滤波器(包含电阻电容的RC滤波器或电感电容的LC滤波器)在可能影响信号质量的考量下，无法满足高速线路电磁干扰的抵消目的。
基于上述所提及的滤波器，会严重影响高速线路信号质量，使用差动信号(differential Signals)以解决高速线路电磁干扰的抵消目的，的确是一种可行的方式。但是，目前高速信号的线路大部分为单端信号(Single-ended Signal)，无法作到与差动信号产生电磁干扰抵消的目的。
专利申请第088120832号“抑制高速线路电磁干扰的抵消线路”发明专利中，以差动信号连接实际元件，虽然是一种可行的方式，但实际运用上，仍须提供实际元件的无效接脚加以连接，因此，实施上仍受到限制。
发明内容
因此，本发明的目的是提供一种抑制高速线路电磁干扰的抵消线路的改进方法，利用该方法实现电磁干扰抵消的部件和线路无须与被抵消的线路相连接，从而克服实现电磁干扰抵消的部件和线路必须与被抵消的线路相连接的弊病。
为了实现上述本发明的抑制高速线路电磁干扰的抵消线路的改进方法的目的，本发明的抑制高速线路电磁干扰的抵消线路的改进方法是利用在高速线路旁再走另一条走线，以产生差动信号达到磁场抵消与电场耦合的目的。该差动信号是以一个假信号(Dummy Signal)线路经由一个移相器(phase shifter)移相，以产生差动效果，且该差动信号不需与实际元件相连接，仅利用邻近耦合的方式即能达到电磁干扰的抵消效果。
本发明所提的走线方式包含在同一层紧贴方式走线、曲折式的方式走线、上下不同层相叠方式走线与利用时钟脉冲发生器的无效接脚的方式走线。
下面结合附图对本发明的详细内容进行描述。
图1是本发明实施例的合成线路走线图；图1A是本发明实施例的合成线路走线的电磁场抵消及泄漏场强度示意图；图2是本发明的优选实施例的合成线路走线图；图2A是本发明的另一个实施例的合成线路走线图；及图3a-3h是公知移相器的型式图。
标号说明10元件A20元件B30走线C40走线D50移相器(phase shifter)55假负载
60抵消大部分的电磁场70泄漏场强度(stray fringing fields)80时钟脉冲发生器90无效接脚具体实施方式
本发明提出一种抑制高速线路电磁干扰的抵消线路改进方法，该抵消线路是在原先高速信号线路旁再走另一条走线，但该新的走线需先经个一移相器(phase shifter)移相，以人为方式来产生差动的效果。图1为本发明实施例的合成线路走线图，其中元件A10与元件B20是利用走线C30的高速信号线连接，走线D40是为一个假信号(Dummy Signal)线路经由一个移相器50移相，连接到一个假负载(Dummy Load)55使其接地，使走线C30与走线D40两线紧贴以产生相位差，进而达到产生电磁场抵消的效果，其中相位差的范围可以根据移相器50线路的设计，产生从90°到180°不同的移相。该差动信号在不损害信号质量的前题下，根据右手安培定律(如图1A所示)可达到磁场抵消以及电场耦合的目的，其中为走线C30的电流方向(指入纸面)，⊙为走线D40的电流方向(指出纸面)，所以在近场下，已抵消大部分的电磁场60，只有少量的泄漏场强度(stray fringingfields)7会散逸到远场成为平面波，这样可以大幅降低电磁幅射。
为了加强抵消作用，在PCB上的走线方式还提供一种优选的走线方式，如图2所示，为本发明的优选实施例的合成线路走线图。该合成线路走线的方式是以曲折式的方式走线，提供了优选的抵消效果。本发明除了提供上述两种在PCB上同层的合成线路走线方式外，还提出一种在上下不同层的走线方式，亦可达到电磁场的抵消作用(图未示出)。
本发明的另一个实施例的合成线路走线图如图2A所示，其中一个时钟脉冲发生器80的接脚是通过信号线耦合到CPU、North Bridge、SDRAM及一些装置等等(图未显示)，利用时钟脉冲发生器80的一无效接脚90通过走线D40经由一个移相器50移相，连接到一个元件B20(例如SDRAM)，使走线C30与走线D40两线紧贴以产生相位差，进而达到产生电磁场抵消的效果，并避免产生阻抗不匹配的问题。
本发明所采用的移相器的型式可以选自图3a-3h中的公知移相器的型式的任何一种。其中包含图3a的直线式延迟线型(Straight delay line)、图3b的曲折式延迟线型(Meander-line delay line)、图3c的T式接合相位型(T-junction phase)、图3d的串接相位型(Series phase)、图3e的串接PIN相位型(Series PIN diode phase)、图3f的分流相位型(Shuntphase)、图3g的分流PIN相位型(Shunt PIN diode phase)及图3h的铁电性相位型(Ferroelectric phase)等型式。
虽然本发明以上述的优选实施例进行了披露，但其并非用以限定本发明，任何本专业的技术人员在不脱离本发明的精神和范围内，均可以作出许的改变与修改，因此本发明的保护范围应当以所附的权利要求书所界定的保护范围为准。
权利要求
1.一种抑制高速线路电磁干扰的抵消线路的改进方法，其特征为利用一个假信号(Dummy Signal)线路经由一个移相器移相后形成差动信号线路，且该差动信号线路邻近该高速信号线路，用以产生差动效果，进而产生磁场抵消与电场耦合的效应，且该差动信号不需与实际元件相连接，仅利用邻近耦合的方式即能达到电磁干扰的抵消效果。
2.如权利要求1所述的抵消线路改进方法，其中该移相器的型式可为直线式延迟线型(Straight delay line)。
3.如权利要求1所述的抵消线路改进方法，其中该移相器的型式可为曲折式延迟线型(Meander-line delay line)。
4.如权利要求1所述的抵消线路改进方法，其中该移相器的型式可为T式接合相位型(T-junction phase)。
5.如权利要求1所述的抵消线路改进方法，其中该移相器的型式可为串接相位型(Series phase)。
6.如权利要求1所述的抵消线路改进方法，其中该移相器的型式可为串接PIN相位型(Series PIN diode phase)。
7.如权利要求1所述的抵消线路改进方法，其中该移相器的型式可为分流相位型(Shunt phase)。
8.如权利要求1所述的抵消线路改进方法，其中该移相器的型式可为分流PIN相位型(Shunt PIN diode phase)。
9.如权利要求1所述的抵消线路追加一，其中该移相器的型式可为铁电性相位型(Ferroelectric phase)。
10.如权利要求1所述的抵消线路改进方法，其中该差动信号线路邻近该高速信号线路的方式可以选自在同一层紧贴方式走线、曲折式的方式走线、上下不同层相叠方式走线与利用时钟脉冲发生器的无效接脚的方式走线的组合方式中的任何一种。
全文摘要
一种抑制高速线路电磁干扰的抵消线路的改进方法，本发明以不影响信号质量的前提下，利用差动信号达到磁场抵消与电场耦合的目的。该差动信号的作法是在原先高速线路旁再走另一条走线，但该新的走线需经一个移相器(phaseshifter)移相，产生差动效果。本发明所提的走线方式包含在同一层紧贴方式走线、曲折式的方式走线、上下不同层相叠方式走线与利用时钟脉冲发生器的无效接脚的方式走线。
文档编号H05K9/00GK1402603SQ0112605
公开日2003年3月12日 申请日期2001年8月28日 优先权日2001年8月28日
发明者郑裕强 申请人:神达电脑股份有限公司