专利名称：电感器的制作方法
技术领域：
本实用新型是关于一种电感器，特别关于一种应用于一线路基板的电感器。
背景技术：
由于半导体组件制程的进步，压控震荡器或射频处理器等电路所需的电感器已经能制作于芯片之中，或是可制成微小结构以与芯片配合。压控震荡器或射频处理器等电路需要高电感值以及高品质因子(Q-FACTOR)的电感器，才能够正确稳定的运作，其中品质因子如式1所定义。
品质因子＝(储存的能量/损耗的能量)(式1)如图1至图3所示，公知电感器1是包含多个金属层11-14设置于一基板2上，各金属层11-14彼此之间以及金属层11与基板2之间为介电层(图未示出)，各金属层11-14于电感器1的一第一端15彼此电性连接，各金属层11-14于电感器1的第二端16彼此电性连接，二讯号线(图未示出)分别与第一端15及第二端16电性连接。
电感器1是以多层螺旋状结构以增加等效导体截面积而降低其串联电阻，藉以降低损耗与提升品质因子。然而其品质因子仍会受到各金属层11-14间的寄生电容、金属层11与基板2间的寄生电容以及基板2的窝电流互感的影响，使得在较高频率应用时此电感器储存能量的能力降低，特别是在集成电路中具有导电性的硅基板。
因此，提供一种高品质因子的电感器，以期能够减低基板窝电流以及电感器与基板间寄生电容对品质因子的影响，进而提高电感器的品质因子，以提升电感器的效能与品质，正是当前的重要课题之一。
实用新型内容有鉴于上述课题，本实用新型的目的为提供一种能够减低基板窝电流以及电感器与基板间寄生电容对品质因子的影响的电感器。
于是，为达上述目的，依据本实用新型的一种电感器是应用于一线路基板，其包含一第一导电层以及一第二导电层，第二导电层是设置于第一导电层上且与第一导电层电性连接，其中第一导电层的宽度或投影面积分别不大于第二导电层的宽度或投影面积。
本实用新型的电感器更包含一第三导电层，其设置于该第二导电层上且与该第二导电层电性连接，其中该第二导电层的宽度或投影面积分别不大于该第三导电层的宽度或投影面积。
承上所述，因依据本实用新型的电感器中，第一导电层的宽度或投影面积分别不大于第二导电层的宽度或投影面积，或者多个导电层中任一导电层的宽度或投影面积不大于其上的另一导电层的宽度或投影面积，故能够减低基板窝电流以及电感器与基板间寄生电容对品质因子的影响，进而提高电感器的品质因子，提升电感器的效能与品质。
图1是显示公知电感器中基板与各金属层的立体图；图2是显示图1中电感器的上视图；图3是显示图2中电感器沿A-A’线的剖面视图；图4是显示依据本实用新型第一实施例的电感器中基板与各导电层的立体图；图5A至图5D是分别显示图4中电感器各导电层的上视图及导电层间的电性连接；图6是显示图5中电感器沿B-B’线的剖面视图；图7是显示依据本实用新型第二实施例的电感器中基板与各导电层的立体图；图8是显示图7中电感器的上视图；图9是显示图8中电感器沿C-C’线的剖面视图；图10是显示依据本实用新型第三实施例的电感器中基板与各导电层的立体图；图11是显示图10中电感器的上视图；图12是显示图11中电感器沿D-D’线的剖面视图；
图13是显示依据本实用新型第四实施例的电感器中基板与各导电层的立体图；图14是显示图13中电感器的上视图；图15是显示图14中电感器沿E-E’线的剖面视图；以及图16是分别显示图13中电感器各导电层的上视图。
组件符号说明1、4、5、6、7电感器11-14金属层2、3基板41第一导电层42第二导电层45导体15、43、55、64、711、721、731、741第一端16、44、56、65、712、722、732、742第二端51-54、61-63、71-74导电层611-612、621-622、631-632导电回路具体实施方式
以下将参照相关图式，说明依据本实用新型较佳实施例的电感器。
如图4至图6所示，本实用新型第一实施例的一种电感器4是设置于一基板3上并包含一第一导电层41以及一第二导电层42，第二导电层42是设置于第一导电层41上且与第一导电层41电性连接，第一导电层41是设置于基板3上，其中第一导电层41的宽度或投影面积分别不大于第二导电层42的宽度或投影面积。
基板3可以是一线路基板，例如为一集成电路基板、一低温陶瓷共烧基板或一印刷电路板，第一导电层41或第二导电层42的材质为金属或合金，第一导电层41与第二导电层42之间以及第一导电层41与基板3之间以介电材质(图未示出)区隔开，第一导电层41与第二导电层42分别如图5A与图5B所示。第一导电层41与第二导电层42之间的电性连接，可通过一导线或一接触(contact)的导体45实现。
第一导电层41与第二导电层42于电感器4的一第一端43与一第二端44彼此电性连接，二讯号线(图未示出)分别与第一端43及第二端44电性连接。
此外，如图6所示，电感器4更包含一导体45，导体45是电性连接于第一导电层41与第二导电层42之间。如图5C所示，导体45可以是多个接触，并沿第一端43向第二端44配置于第一导电层41与第二导电层42之间，以使第一导电层41与第二导电层42电性连接。另外，如图5D所示，导体45可以是至少一导电条(conductive bar)，其形状可以是一长条状导体，并配置于第一导电层41与第二导电层42之间，以使第一导电层41与第二导电层42电性连接。
第一导电层的宽度或投影面积可分别不大于第二导电层宽度或投影面积的一半。
以上实施例仅简单说明电感器4设置于基板3上的实施态，以下将以其它实施例说明其它形式电感器设置于基板3上的实施态。
如图7至图9所示，本实用新型第二实施例的一种电感器5是设置于一基板3上并包含多个导电层51-54，各导电层可具有至少一例如螺旋状的导电回路，各导电回路具有一开端与一尾端，各导电回路的开端彼此电性连接，各导电回路的尾端彼此电性连接，各导电回路的宽度或投影面积不大于其上的另一导电回路的宽度或投影面积。本实施例亦可依据实际需要，将各导电回路的开端与另一导电回路的尾端电性连接。
各导电层51-54之间以及导电层51与基板3之间以介电材质(图未示出)区隔开。各导电层之间的电性连接，可藉由一导线或一接触实现。
导电层51-54是在电感器5的一第一端55与一第二端56彼此电性连接，二讯号线(图未示出)分别与第一端55及第二端56电性连接。本实施例中，导电层51的宽度或投影面积可分别不大于导电层54宽度或投影面积的一半。
如图10至图12所示，本实用新型第三实施例的一种电感器6是设置于一基板3上并包含多个导电层61-63，各导电层具有多个导电回路，各导电回路具有一开端与一尾端，各导电回路的开端彼此电性连接，各导电回路的尾端彼此电性连接。各导电回路的宽度或投影面积不大于其上的另一导电回路的宽度或投影面积。
导电层63具有导电回路631-632，导电层62具有导电回路621-622，导电层61具有导电回路611-612，导电回路631-632、导电回路621-622与导电回路611-612的两端是分别于电感器6的第一端64与第二端65电性连接。二讯号线(图未示出)是分别与第一端64及第二端65电性连接。
导电回路621-622的宽度或投影面积分别不大于导电回路631-632的宽度或投影面积，导电回路611-612的宽度或投影面积分别不大于导电回路621-622的宽度或投影面积，各导电层61-63之间以及导电层61与基板3之间以介电材质(图未示出)区隔开。各导电层之间的电性连接，可藉由一导线或一接触实现。
如图13至图16所示，本实用新型第四实施例的一种电感器7是设置于一基板3之上并包含多个导电层71-74，导电层74的第一端741与一讯号线(图未示出)电性连接，导电层74的第二端742与导电层73的第一端731电性连接，导电层73的第二端732与导电层72的第一端721电性连接，导电层72的第二端722与导电层71的第一端711电性连接，导电层71的第二端712与另一讯号线(图未示出)电性连接。各导电层的宽度或投影面积不大于其上的另一导电层的宽度或投影面积。
各导电层71-74之间以及导电层71与基板3之间以介电材质(图未示出)区隔开。各导电层之间的电性连接，可藉由一导线或一接触实现。
另外，本实用新型实施例的电感器可藉由CMOS制程或是MEMS(Micro ElectroMechanical System)技术制造，若电感器是以MEMS技术制程时，电感器是以悬臂梁悬挂于基板之上，因此，各导电层之间以及导电层与基板之间不需要以介电材质填充。
综上所述，因依据本实用新型的电感器中，第一导电层的宽度或投影面积分别不大于第二导电层的宽度或投影面积，或者多个导电层中任一导电层的宽度或投影面积不大于其上的另一导电层的宽度或投影面积，故能够减低基板窝电流以及电感器与基板间寄生电容对品质因子的影响，进而提高电感器的品质因子，提升电感器的效能与品质。
以上所述仅为举例性，而非为限制性的。任何未脱离本实用新型的精神与范畴，而对其进行等效修改或变更，均应包含于所附的权利要求中。
权利要求1.一种电感器，应用于一线路基板，其特征在于包含一第一导电层；以及一第二导电层，其是设置于该第一导电层上且与该第一导电层电性连接；其中，该第一导电层的宽度或投影面积分别不大于该第二导电层的宽度或投影面积。
2.如权利要求1所述的电感器，其特征在于其中该第一导电层的宽度或投影面积分别不大于该第二导电层宽度或投影面积的一半。
3.如权利要求1所述的电感器，其特征在于其中该第一导电层具有至少一螺旋状第一导电回路，该第一导电回路具有第一开端与第一尾端，该第二导电层具有至少一螺旋状第二导电回路，该第二导电回路具有第二开端与第二尾端。
4.如权利要求3所述的电感器，其特征在于其中该第一开端与该第二尾端是电性连接，或该第一尾端与该第二开端是电性连接。
5.如权利要求3所述的电感器，其特征在于其中该第一开端与该第二开端是电性连接，该第一尾端与该第二尾端是电性连接。
6.如权利要求1所述的电感器，其特征在于其中该第一导电层具有多个第一导电回路，所述多个第一导电回路分别具有第一开端与第一尾端，该第二导电层具有多个第二导电回路，所述多个第二导电回路分别具有第二开端与第二尾端。
7.如权利要求6所述的电感器，其特征在于其中所述多个第一开端彼此是电性连接，所述多个第一尾端彼此是电性连接，所述多个第二开端彼此是电性连接，所述多个第二尾端彼此是电性连接。
8.如权利要求6所述的电感器，其特征在于其中所述多个第一开端与所述多个第二开端是电性连接，所述多个第一尾端与所述多个第二尾端是电性连接。
9.如权利要求1所述的电感器，其特征在于更包含一第三导电层，其设置于该第二导电层上且与该第二导电层电性连接；其中，该第二导电层的宽度或投影面积是分别不大于该第三导电层的宽度或投影面积。
专利摘要一种电感器是应用于一线路基板，其包含一第一导电层以及一第二导电层，第二导电层是设置于第一导电层上且与第一导电层电性连接，其中第一导电层的宽度或投影面积分别不大于第二导电层的宽度或投影面积。
文档编号H05K1/18GK2845127SQ20052011501
公开日2006年12月6日 申请日期2005年7月29日 优先权日2005年7月29日
发明者李胜源 申请人:威盛电子股份有限公司