专利名称：用于减少电噪音的刻蚀电容器叠层的制作方法
技术领域：
本发明涉及一种减少电噪音的刻蚀电容器叠层。特别是，涉及一种作为印刷电路板元件的刻蚀电容器叠层。
背景技术：
电噪音是由印刷电路板(PCB)和集成电路(IC)产生并辐射的。PCB是叠层结构，该结构容有大量的电子器件，例如集成电路(IC)。一般地，这些印刷电路板具有内部电源平面、接地平面、导电层、导线(TRACE)和各种各样的其他电器件。另外，电噪音也由其他在PCB和IC中的电压波动等产生。
人们已经在这样的PCB和布置在其上的器件的设计上付出巨大努力，以补偿在PCB中的电源平面和接地平面之间的电压波动。特别地，敏感器件，例如安装和形成在与电源平面和接地平面都连接的电路板表面上的IC，对电压波动敏感。
针对这个问题的一个通用的解决办法是使用直接与IC连接的表面电容。这些表面电容形成于或者设置在PCB的表面上，并且与各自的器件或者集成电路连接。但是，表面电容的使用大大提高PCB制造的复杂性和成本，而且对可靠性有不良影响。
此外，IC和其他这样的器件是产生电噪音的辐射能的主要来源。对于在不同速度或者频率下工作的IC，通常能观察到不同的特征。因而，PCB和IC器件阵列必须设计成确保噪音在高低频率下都得到抑制。
克服与电噪音有关的问题的第二个解决办法是使用电容器叠层。如在现有技术中已知的，电容器叠层为设置在或形成于PCB上的IC提供旁路电容功能。
在现有技术中的每个解决办法中，很少或者没有努力花费在减少电磁干扰(EMI)，电磁干扰是从包括电容平面器件的PCB的边缘发射出。内部电容平面的边缘没有终止，在电源平面和接地平面上的EMI没有完全被电容平面解决。这样，一些电能作为噪音从印刷电路板的边缘辐射出。因此，在成本低和简单的制造工艺过程中减少PCB的边缘辐射是有益的。PCB边缘辐射的减少全面地影响电噪音的减少。
发明内容
一种用于减少电噪音的刻蚀电容器叠层，该刻蚀电容器叠层构成为印刷电路板(PCB)的一个元件。该刻蚀电容器叠层包括一个第一导电层、一个中间电介质层和一个第二导电层。中间电介质成结合到第一和第二导电层。
第一导电层包括若干刻蚀图案，这些图案被若干导电元件包围。每个图案产生一个局部电容效应，每个导电元件产生一个局部电感效应。作为局部电容效应和局部电感效应的结果是，在第一导电层形成若干滤波器。这些滤波器减少电噪音。
在一个例子中，第二导电层也包括若干刻蚀图案，这些图案被导电元件包围。在第二导电层中刻蚀图案也为产生局部电容效应和局部电感效应而配置的，这些效应的作用如同滤波器，并且减少电噪音。
作为例子，而不是限制性的，刻蚀图案包括一个位于第一导电层上的第一弧形刻蚀阵列和一个位于第二导电层上的第二弧形刻蚀阵列。第一弧形刻蚀阵列可以是从第二弧形刻蚀阵列偏移得到。第一弧形刻蚀阵列可以相对于第二弧形刻蚀阵列旋转大约90度。
以下附图提供下述的一个或者多个示例性的实施方式。
图1A是一个包括一个刻蚀电容叠层的印刷电路板(PCB)的各个层的透视图。
图1B是图1A的PCB的侧视图。
图2A是在一个导电层上的一个示例性的刻蚀图案的爆炸透视图。
图2B显示施加在图2A的示例性的刻蚀图案的一个示例性的电流(I)。
图2C是用于模拟与图2A的示例性的刻蚀图案相关联的局部电容效应和局部电感效应的一个示例性的RLC电路。
图2D是一个示例性的具有半圆弧形刻蚀的刻蚀图案的顶视图。
图2E是一个示例性的具有椭圆弧形刻蚀的刻蚀图案的顶视图。
图3A是一个示例性的刻蚀电容器叠层的顶视图，该叠层包括一个具有第一刻蚀图案的第一导电层和一个具有第二刻蚀图案的导电层(半透明)。
图3B是在图3A的电容器叠层中的主电容器的示意图。
图4是用于模拟与示例性的刻蚀电容器叠层相关联的局部电容效应和局部电感效应的另一个示例性的电路。
图5是显示不同导电层的相对阻抗值的图表。
图6是制造刻蚀电容器叠层的流程图。
具体实施例方式
在下面详细的说明中，参考说明书中的附图，这些附图提供刻蚀电容器叠层和形成刻蚀电容器叠层的方法的示例性的实施方式。这些实施方式足够详细，使得本领域的技术人员能够实施本发明，并且应该了解，也可使用其他实施方式，和在不离开权利要求的精神和范围下可以进行结构上的、逻辑上的和电学上的改动。因此，下面详细的描述是非限制性的。
下面描述的刻蚀电容器叠层以适当设计的、刻蚀到一个或多个导电层内的图案来减少在印刷电路板(PCB)中的电噪音。典型地，PCB的结构包括将特征刻蚀到一个电容器叠层，例如间隙孔或者其他类似特征。这些刻蚀特征可能具有的任何噪音过滤效果是意想不到的，并产生一个有限的意外的过滤效果。一个适当设计的刻蚀结构图案，如更详细描述的，可以优化成充分利用位于电容器叠层内的过滤电容来减少电噪音。
电噪音也由其他原因产生，包括电压波动，从一个或多个PCB的边缘发射的电磁干扰(EMI)，来自电源平面和/或接地平面的电噪音，串扰和其他如不期望的干扰有用信号的电的、磁的或者电磁的信号。
本领域的普通技术人员在了解本申请的记载内容后将会理解，电噪音是用于刻画影响或可能影响有用信号通讯的干扰信号的一个通用术语。所述的电容器叠层减少电噪音对有用信号的影响。
例如，电噪音可能由数字信号产生，这些数字信号通过在两个电压，也就是一个高电压和一个低电压之间的交替而传送信息。一个数字信号不能瞬时地从低电平转换到高电平，反之亦然。数字信号从低电平转换到高电平所经过的有限的时间量称作信号的上升时间。类似地，数字信号从高电平转换到低电平所经过的有限的时间量称作信号的下降时间。为了使在这样的系统内的数字信号在转换之间的一个显著时期内保持稳定，信号的上升时间和下降时间必须随信号频率的增加而下降。这个信号转换时间的减少(也就是上升和下降时间)产生数字电子系统内的几个问题，包括由于反射的信号劣化、谐波效应、和增加的电磁辐射。
参照图1A，该图示出一个印刷电路板(PCB)的多个层的透视图，该印刷电路板包括一个刻蚀电容器叠层。该电容器叠层被配置成为一个印刷电路板(PCB)10的一个元件。该刻蚀电容器叠层包括一个第一导电层12、一个中间电介质层14和一个第二导电层16。中间电介质层14粘结到第一导电层12和第二导电层16上。电介质层18和20分别为第一导电层12和第二导电层16提供绝缘。作为例子，而非限制性，第一导电层12和第二导电层16可以与一个电源平面层和接地平面层相连。这两个层分别典型地被使用于高速数字PCB的结构中。
第一导电层12包括若干刻蚀图案，这些图案包括刻蚀图案21a和21b，这些图案被若干导电元件包围。作为例子，而非限制性，刻蚀图案为一个位于第一导电层12上的第一弧形刻蚀阵列。每一个刻蚀图案产生局部电容效应和局部电感效应。作为局部电容效应和局部电感效应的结果，在第一导电层上产生滤波器。这些滤波器减少电噪音。
在一个例子中，第二导电层16也包括若干刻蚀图案，这些图案被导电元件包围。作为例子，而非限制性，刻蚀图案包括位于第二导电层16的第二弧形刻蚀阵列。刻蚀图案包括弧形刻蚀22a和22b，这些刻蚀靠近刻蚀21a和21b。第一弧形刻蚀阵列沿着x轴和/或y轴从第二弧形刻蚀阵列偏移一定距离。此外，第一弧形刻蚀阵列相对于第二弧形刻蚀阵列旋转近似90度。在第二导电层上的第二弧形刻蚀阵列也是为产生局部电容效应和局部电感效应而配置的，这些效应的作用如同另一个滤波器以减少电噪音。
参照图1B，该图示出图1A的PCB的侧视图，在该PCB中，电容器叠层包括第一导电层12、中间电介质层14和第二导电层16，这些层夹入电介质层18和20之间。在较宽范围的实施方式中，第一导电层12和第二导电层16的层厚小于0.002″(50μm)。在较窄范围的实施方式中，第一导电层12和第二导电层16的层厚小于0.0001″(2.5μm)。本领域的普通技术人员会理解导电层的实际厚度取决于电噪音的类型、电噪音的大小、导体的类型、电介质的类型和具体应用和PCB所暴露的环境。
中间电介质层14可以通过涂层、电镀、静电淀积、气相淀积或者将电介质层压在第一导电层12上而形成，随后将第二导电层贴在中间电介质层14的反面上。然而，在另一个实施例中，多个电介质层也夹在导电层之间。本领域的普通技术人员了解本申请记载内容后会理解该电介质层14将根据具体应用的厚度而变化。
参照图2A，该图示出一个刻蚀图案22b的爆炸透视示意图。所示的刻蚀图案22b包括一个第一弧形刻蚀24和一个第二弧形刻蚀26。每个弧形刻蚀是一个弧或者曲线。弧形刻蚀的尺寸取决于要减少的电噪音的类型和大小。第一弧形刻蚀24和第二弧形刻蚀26分别被第一中央的圆形的导电元件28、提供感应通路的第二导电元件对30a和30b，以及位于弧形刻蚀24和26的外部周边的第三和第四导电元件32和34包围。
参照图2B，该图示出施加到所示刻蚀图案22b的一个示例性电流(I)。作为例子，而非限制性，示例性的导电元件28、30a和30b输送一个电流(I)，该电流在处于同心圆上的导线周围产生一个磁场(B)。垂直通过一个区域的磁场线的数量称作磁通量。根据法拉第定律，如果在一个电路中的磁通量因任何原因的变化，那么在电路中产生一个电场，这被称作感应电动势。自感应是电路的一个特性，通过该特性，由于或者在该电路本身或者相邻电路中的电流的变化，在该电路中感应出一个电动势。自感系数等于感应电动势与感应电流的变化率之间的比例。因此，通过对导电元件28、30a和30b施加一个变化电流，产生局部电感效应。
此外，刻蚀到导电层的弧形刻蚀24和26用电介质进行填充。由于用电介质填充的弧形刻蚀24和26被导电元件28、30a、30b、32和34包围，每个弧形刻蚀被配置成作为一个电容器而工作。因此，通过对示例性的刻蚀图案，例如弧形刻蚀24和26施加一个变化电流，产生局部电容效应。
参照图2C，该图示出用于模拟与所示的刻蚀图案22b相关联的局部电容效应和局部电感效应的一个示例性RLC电路。仅为了示例目的，RLC电路40可被用于模拟与所示的刻蚀图案22b相关联的局部电感效应和局部电容效应，该刻蚀图案设置在第二导电层16上。示例性的RLC电路40用作一个减少电噪音的滤波器。作为例子，而非限制性，示例性的RLC电路40的作用如同一个被设置成抑制电压波动的局部滤波器。
所示的弧形刻蚀21a、21b、22a和22b也可以是其他各种各样的图案。例如在图2D中，该图示出一个示例性的具有半圆弧形刻蚀42的刻蚀图案的顶视图。另一个示例性的例子在图2E中给出，该图示出一个示例性的具有椭圆弧形刻蚀44的刻蚀图案的顶视图。
刻蚀图案可具有不同的形状和大小，以加强噪音的抑制。其他刻蚀图案形状包括，但不限于此，对称的平面形状，例如方形、矩形、菱形、圆形、椭圆形、五边形、六边形以及其他这样的对称形状。刻蚀图案也可以是不对称的平面形状。此外，刻蚀图案也可以是对称平面形状和不对称平面形状的组合。因此，本领域的普通技术人员了解本记载后会理解各种不同的形状也可建议那些提供可用于形成一个滤波器的局部电容效应和局部电感效应的形状本身，该滤波器减少电噪音和抑制电压波动和/或减少从PCB的边缘发射的EMI辐射。
参照图3A，该图示出一个示例性的电容器叠层50的顶视图，该电容器叠层包括一个具有第一刻蚀图案51的第一导电层和一个具有第二刻蚀图案60的第二导电层(半透明)。该第一刻蚀图案51包括两个弧形刻蚀52和54，它们具有两个提供感应通路的导电元件56和58。第二刻蚀图案60也包括两个弧形刻蚀62和64，它们具有两个由导电元件66和68限定的相关联的感应通路。导电元件56、58、66和68可以任何相对的方位对齐，以获得期望的局部电容效应和局部电感效应。图3A提供的示例性的方位仅作为例子。
参照图3B，该图示出在电容器叠层50内的主电容器的电路图。主电容70是指夹在第一导电层和第二导电层之间的中间电介质层。主电容值是基于公式C＝AεD/t，其中，C为电容量，单位皮法拉；A为面积，单位英寸；ε为在导电层之间的电介质的介电常数；D为常数225；以及t为电介质层的厚度，单位密耳(mil)。
上面的公式说明介电常数或者电介质层的厚度的变化也可以改变主电容70。在一个宽范围的示例性的实施方式中，电介质层的厚度小于2密耳，介电常数大于4.0。
参照图4，该图示出用于模拟与示例性的刻蚀电容器叠层相关联的局部电容效应和局部电感效应的另一个示例性的电路。该示例性的电路100给出局部电容效应和局部电感效应的另一种模型。作为结果的滤波器网络通过减少从PCB的边缘发出的EMI，减少电噪音。例如，高频电噪音可以通过电容接口进行分流，该电容接口由垂直电容器识别；而感应通路会呈现出与相同的高频电噪音相抵抗。这个效应减少了向着PCB的边缘发送的电噪音。该电路图也示出局部电感效应和局部电容效应的空间质量，其中局部电感效应和局部电容效应可以随位置的不同而不同。因此，噪音过滤效应也依赖于位置而改变。
参照图5，该图示出关于不同导电层的相对阻抗值的图表，这些导电层的作用如同一个示例性的印刷电路板的一个示例性的电源平面和一个示例性的接地平面。第一迹线150代表一个由铜组成的单一的导电层，其没有刻蚀图案。第二迹线152代表两个由铜组成的导电层，但也没有刻蚀图案。第三迹线154具有刻蚀到两个铜导电层中的图案(即孔)。虽然在第三迹线154中的刻蚀图案不是弧形刻蚀，但该迹线154示出，从75MHz到1000MHz，刻蚀导电层比没有刻蚀的导电层具有更低的阻抗。其结果，由第三迹线代表的刻蚀导电层比其他导电层“更安静(quieter)”，能够减少电噪音。减少的电噪音包括，但不限于此，减少从PCB的边缘辐射的EMI。
参照图6和图1，图6示出减少PCB电噪音的刻蚀电容器叠层的一个示例性的制造方法的流程图200。该方法从程序块202开始，在该程序块中将中间电介质层14结合到第一导电层12和第二导电层16之间。然后该方法继续到程序块204，在该程序块中，将第一若干刻蚀图案刻蚀到第一导电层12中。如在上述的例子中，刻蚀图案可包括弧形刻蚀。在程序块206中，将第二若干刻蚀图案刻蚀到第二导电层16中。然后，将该电容器叠层夹入如上述的两个电介质层之间。
在程序块208中，一个电动势(EMF)被施加到电容器叠层。施加的EMF产生可能与每一个刻蚀图案相关的局部电容效应和局部电感效应。对于应用目的，电流测量仪器难以测量每个刻蚀图案的电感和电容效应。但是，对于一组刻蚀图案可以获得到可测量的数据。该组刻蚀图案的结果是它们用作一个噪音滤波器，减少电噪音，如在程序块212所示。电噪音包括，但不限于从PCB边缘辐射的EMI。
根据具体的设计要求，可以对上述的电容器叠层的过滤电容进行结构上和电学上的改进。虽然以上说明包括许多限制，这些不能被认为是限制权利要求的范围，而仅仅是对本发明的一些实施方式的说明。对于了解本说明书的本领域的技术人员来说，许多其他的实施方式是显而易见的。因此，本发明的保护范围应由权利要求书确定，及这些权利要求的等价物的范围。
权利要求
1.一种用于减少印刷电路板中电噪音的刻蚀电容器叠层，所述的刻蚀电容器叠层包括一个第一导电层，该导电层包括第一若干刻蚀图案，被刻蚀到所述的第一导电层内，每个所述的第一若干刻蚀图案产生局部电容效应和局部电感效应；和第一若干局部滤波器，其包括所述的局部电容效应和局部电感效应；一个中间电介质层，结合到所述的第一导电层；一个第二导电层，结合到所述的中间层。
2.如权利要求1所述的刻蚀电容器叠层，其特征在于，所述的第一若干局部滤波器是为抑制电压波动而配置。
3.如权利要求1所述的刻蚀电容器叠层，其特征在于，所述的第二导电层包括第二若干刻蚀图案，被刻蚀到所述的第二导电层，每个所述的第二若干刻蚀图案产生局部电容效应和局部电感效应；第二若干局部滤波器，包括所述的局部电容效应和局部电感效应。
4.如权利要求1所述的刻蚀电容器叠层，其特征在于，所述的第二若干局部滤波器是为抑制电压波动而配置。
5.如权利要求1所述的刻蚀电容器叠层，其特征在于，位于所述的第一导电层上的所述的第一若干刻蚀图案包括第一弧形刻蚀阵列。
6.如权利要求3所述的刻蚀电容器叠层，其特征在于，位于所述的第一导电层上的所述的第一若干刻蚀图案，包括一个第一弧形刻蚀阵列；位于所述的第二导电层上的所述的第二若干刻蚀图案，包括一个第二弧形刻蚀阵列。
7.如权利要求6所述的刻蚀电容器叠层，其特征在于，所述的第一弧形刻蚀阵列从所述的第二弧形刻蚀阵列偏移。
8.如权利要求6所述的刻蚀电容器叠层，其特征在于，所述的第一弧形刻蚀阵列相对于所述的第二弧形刻蚀阵列旋转约90度。
9.一种用于减少印刷电路板中电噪音的叠层，包括一个第一导电层，该层具有第一若干刻蚀图案，这些图案被若干导电元件包围，每个所述的第一若干图案产生局部电容效应，每个所述的第一若干导电元件产生局部电感效应；第一若干局部滤波器，设置在所述的第一导电层上，每个所述的局部滤波器包括所述的局部电容效应和局部电感效应；一个中间电介质层，结合到所述的第一导电层；一个第二导电层，结合到所述的中间层。
10.如权利要求9所述的叠层，其特征在于，所述的第一批局部滤波器是为抑制电压波动而配置的。
11.如权利要求9所述的叠层，其特征在于，所述的第二导电层，其包括第二若干刻蚀图案，这些图案被若干导电元件包围；每个所述的第二若干图案产生局部电容效应；每个所述的第二若干导电元件产生局部电感效应；第二若干局部滤波器，设置在所述的第二导电层上，每个所述的局部滤波器包括所述的局部电容效应和局部电感效应。
12.如权利要求11所述的叠层，其特征在于，所述的第二若干局部滤波器是为抑制电压波动而配置。
13.如权利要求9所述的叠层，其特征在于，位于所述的第一导电层上的所述的第一若干刻蚀图案包括一个第一弧形刻蚀阵列。
14.如权利要求11所述的叠层，其特征在于，位于所述的第一导电层上的所述的第一若干刻蚀图案包括一个第一弧形刻蚀阵列；以及位于所述的第二导电层上的所述的第二若干刻蚀图案包括一个第二弧形刻蚀阵列。
15.如权利要求14所述的叠层，其特征在于，所述的第一弧形刻蚀阵列从所述的第二弧形刻蚀阵列偏移。
16.如权利要求14所述的叠层，其特征在于，所述的第一弧形刻蚀阵列相对于所述的第二弧形刻蚀阵列旋转约90度。
17.一种制造刻蚀电容器叠层的方法，该叠层是用于减少印刷电路板中的电噪音，该方法包括将一个中间电介质层结合到一个第一导电层和一个第二导电层之间；将第一若干刻蚀图案刻蚀到所述的第一导电层；将第二若干刻蚀图案刻蚀到所述的第二导电层；使所述的第一若干刻蚀图案和第二若干刻蚀图案产生局部电容效应和局部电感效应；以及使所述的刻蚀电容器叠层产生若干局部滤波器，这些滤波器包括所述的局部电容效应和局部电感效应，所述的若干局部滤波器是用以减少电噪音。
18.如权利要求17所述的方法，其特征在于，所述的第一若干刻蚀图案包括一个第一弧形刻蚀阵列。
19.如权利要求17所述的方法，其特征在于，所述的第一若干刻蚀图案包括一个第一弧形刻蚀阵列；以及所述的第二若干刻蚀图案包括一个第二弧形刻蚀阵列。
20.如权利要求19所述的方法，其特征在于，所述的第一弧形刻蚀阵列从所述的第二弧形刻蚀阵列偏移。
全文摘要
一种用于减少电噪音的刻蚀电容器叠层。该刻蚀电容器叠层构成为一个印刷电路板的一个元件。该刻蚀电容器叠层包括一个第一导电层、一个中间电介质层、和一个第二导电层。第一导电层还包括若干刻蚀图案，其中每个刻蚀图案产生局部电容效应和局部电感效应。局部电容效应和局部电感效应产生若干减少电噪音的局部滤波器。中间的电介质层结合到第一导电层，并且第二导电层也结合到中间层。
文档编号H05K3/06GK101080139SQ200610084109
公开日2007年11月28日 申请日期2006年5月23日 优先权日2005年6月6日
发明者陈梅芳, 詹姆斯·罗伯特·霍华德 申请人:沪士电子股份有限公司