专利名称：用于半导体的接地屏蔽的制作方法
用于半导体的接地屏蔽技术领域[OOOl本发明一般涉及半导体器件。更特别地，本发明涉及用于降低或消除来自半导体器件上导线的电磁干扰或损耗，例如在横向扩散金属氧化物半导体(LDMOS)器件应用中的接地屏蔽。
技术背景
另一LDMOS接地屏蔽设计在
图1中以顶视图示出。此 设计示出屏蔽器件10，其中该器件10包括带有输出接地屏蔽18和输 入接地屏蔽19的芯片24。该器件10具有电路26、电路26任一侧的 内侧导线焊盘12、 13，每个分别具有外侧导线焊盘14、 15，用于该器 件每侧的接地屏蔽上的导线连接。在芯片24上形成的电容器16沿着 器件的相对侧放置。未示出的导线在芯片24的一部分上从内侧焊盘12延伸到外侧焊盘14;并从内侧焊盘13延伸到外侧焊盘15。因此， 导线在接地屏蔽18、 19上交叉并且这些屏蔽必须防止或最小化来自跨 在上面的导线的干扰和跨在上面的导线引起的损耗。接地屏蔽18、 19 均是连续的，沿着跨在上面的导线所在的器件的整个长度伸展以便屏 蔽它。屏蔽18、 19都有两个金属层，具有上层和下层(未示出)。一 排通孔20在上金属层下面延伸并代表上金属层形貌中仅有的间断。
图6是本发明实施方案的顶视图，示出具有输入和输出 接地屏蔽的器件；和
图6和7的简单的初步考虑可以提供依照本发明实施方案的器件的概论。在顶视图所示实施方案中，器件310具有一对接地 屏蔽100，其具有规则地间隔的狭槽232。导线500在接地屏蔽100 上从导线焊盘312延伸至314，并从导线焊盘313延伸至焊盘315。这 些图将在下文中更详细地讨论。
另一方面，本发明提供半导体器件，其包括半导体本体； 位于半导体本体上并沿着器件的长度延伸的内侧导线焊盘；和位于半导体本体上，沿着器件的长度延伸的外侧导线焊盘。外侧焊盘与芯片 的纵轴的间隔比内侧焊盘远。器件还具有位于内侧与外侧焊盘之间的 接地屏蔽，该接地屏蔽沿着器件的长度延伸。接地屏蔽包括在半导体 本体上的第一金属层。笫一层包括一系列规则地间隔开的横向第一狭 槽。屏蔽还具有在第一金属层上的第二金属层，该第二层包括一系列 规则地间隔开的横向第二狭槽。第二狭槽覆盖第 一狹槽之间的间隔， 并且第二金属层覆盖第一狭槽。器件可以进一步包括在接地屏蔽上从 内侧焊盘延伸到外侧导线焊盘的导线，其基本上与第一和第二金属层 中的狭槽平行。在器件中，第一和第二金属层的图案化可以形成指结 构，其为构成接地屏蔽的重复单元。器件的第二狭槽中可以包括ILD1， 其中ILD1铺放在第一金属层上。更进一步地，第一狭槽中可以包括 IDL0的岛，ILD0的每个岛具有宽度Yl。 ILD0岛可以被ILD1的岛 覆盖，每个ILD1岛具有宽度Y2，其中Y2大于Y1。屏蔽性能可以通 过Y1和Y2的适当选择来操纵。另外，接触面积可以小于接地屏蔽面 积的约60%。并且，通孔面积可以小于接地屏蔽面积的约40%。 一方 面，器件是大的，并且接地屏蔽的面积大于约5平方毫米。器件可以 是RF LDMOS芯片。在这种情况下，器件可以包括在接地屏蔽下面 的高掺杂注入层和背面接地。
在进一步的方面，本发明提供制造接地屏蔽的方法，其 包括在要接地的半导体本体上形成ILDO层；刻蚀ILDO层以便形成 岛；在ILD0的岛和半导体本体上形成保形第一金属层；刻蚀第一金 属层以便在其中限定规则地间隔开的狭槽；在被刻蚀的第 一金属层上 形成保形ILD1层；刻蚀ILD1层以便限定第一金属层和ILD0岛上的 岛；在ILD1和暴露的第一金属层上形成保形第二金属层；和刻蚀第二金属层以便以规则的间隔形成狭槽，该狭槽直接在第一金属上ILD1 的岛之上。[00341 该方法在某些情况下可以包括在形成ILD0层之前在半 导体本体上形成高掺杂的注入层。[0035虽然已经在前述详细说明中提出了至少一个示范性实施 方案，但应了解，存在许多变体。例如，实施方案可以a)根据这里 说明的应力降低原理用(规则的、不规则的、等)其它间隔图案，b) 用多个金属和层间介质层，和c)用作为片段形成的狭槽和岛来实现。 因此，应意识到这里描述的示范性实施方案不意图以任何方式限制本 发明的范围、适用性或构造。相反，前述详细说明将为本领域的技术 人员提供实现所述实施方案的方便的路线图。应了解的是可以在不脱 离所附权利要求及其法律对等物中阐述的本发明范围的情况下对元件 的功能和排列作出各种修改。
权利要求
1.一种用于半导体器件的接地屏蔽，其包括在半导体本体上的第一金属层，该第一层中包括一系列规则地间隔开的横向第一狭槽；和在第一金属层之上的第二金属层，该第二层中包括一系列规则地间隔开的横向第二狭槽，该第二狭槽覆盖第一狭槽之间的间隔，并且第二金属层覆盖第一狭槽。
2. 权利要求1的接地屏蔽，其中第二狭槽中包括层间介质ILD1 的岛，该岛铺放在第一金属层上。
3. 权利要求l的接地屏蔽，其中第一狭槽中包括层间介质ILD0 的岛，该ILD0岛具有宽度Yl。
4. 权利要求3的接地屏蔽，其中ILD0岛被具有宽度Y2的ILD1 的岛覆盖，其中Y2大于或等于Y1。
5. 权利要求1的接地屏蔽，其中半导体本体上的第一金属层的 接触面积小于接地屏蔽面积的约百分之六十。
6. 权利要求1的接地屏蔽，其中第一金属层上的第二金属层的 通孔面积小于接地屏蔽面积的约百分之四十。
7. 权利要求1的接地屏蔽，其中接地屏蔽的面积大于约五平方毫米。
8. —种半导体器件，其包括 半导体本体；内侧导线焊盘，其位于半导体本体上并沿着器件的长度延伸；外侧导线焊盘，其位于半导体本体上，沿着器件的长度延伸，该外侧焊盘与芯片纵轴的间隔比内侧焊盘远；以及接地屏蔽，其位于内侧和外侧焊盘之间，该接地屏蔽沿着器件的长度延伸，该接地屏蔽包括半导体本体上的第 一金属层，该第 一层中包括一 系列规则地间隔开的横向第一狭槽；和第 一金属层之上的第二金属层，该第二层中包括一 系列规则地间 隔开的横向第二狭槽，该第二狭槽覆盖第一狭槽之间的间隔，且该第 二金属层覆盖第一狭槽。
9. 权利要求8的器件，其进一步包括在接地屏蔽上从内侧焊盘 延伸到外侧导线焊盘的导线，其基本与第一和第二金属层中的狭槽平 行。
10. 权利要求9的器件，其中第一和第二金属层的开槽图案化形 成接地屏蔽的重复单元。
11. 权利要求8的器件，其中第二狭槽中包括层间介质ILD1， 该ILD1铺放在第一金属层上。
12. 权利要求8的器件，其中第一狭槽中包括层间介质ILD0的 岛，ILD0的每个岛具有宽度Yl。
13. 权利要求12的器件，其中ILD0岛被ILD1的岛覆盖，每个 ILD1岛具有宽度Y2，其中Y2大于或等于Y1。
14. 权利要求8的器件，其中半导体本体上的第一金属层的接触 面积小于接地屏蔽面积的约百分之六十。
15. 权利要求8的器件，其中第一金属层上的第二金属层的通孔 面积小于接地屏蔽面积的约百分之四十。
16. 权利要求8的器件，其中接地屏蔽的面积大于约五平方毫米。
17. 权利要求8的器件，其中该器件包括RFLDMOS芯片。
18. 权利要求17的器件，其中该器件进一步包括接地屏蔽下面的 高掺杂注入层和背面接地。
19. 一种制造权利要求8的器件的方法，其包括 在要接地的半导体本体上形成层间介质ILD0层； 刻蚀层间介质ILD0层以便形成岛；在ILD0的岛和半导体本体上形成保形第一金属层； 刻蚀第 一金属层以便在其中限定规则地间隔开的狭槽； 在被刻蚀的第一金属层上形成保形层间介质ILD1层； 刻蚀ILD1层以便在第一金属层和ILDO的岛上形成岛；在ILD1岛和暴露的第一金属层上形成保形第二金属层；和 刻蚀第二金属层以便以规则的间隔形成狭槽，该狹槽直接在第一金属层上的ILD1的岛之上。
20.权利要求19的方法，其进一步包括在形成ILDO层之前在半 导体本体上形成高掺杂层。
全文摘要
一种诸如RF LDMOS的半导体器件(310)，其具有接地屏蔽(100)，该接地屏蔽具有一对堆叠的金属层(216、230)。第一金属层(216)沿着半导体器件的长度延伸并在半导体器件本体的上表面上形成。该第一层具有一系列规则地间隔开的横向第一狭槽(222)。与第一金属层同延的并位于其上的第二金属层(230)具有一系列规则地间隔开的横向第二狭槽(232)。第二狭槽覆盖第一狭槽之间的间隔，并且第二金属层的连续部分覆盖第一狭槽。狭槽基本上与在接地屏蔽上延伸的导线(500)平行。接地屏蔽不仅限于两个金属层。接地屏蔽具有促进自动设计的重复单元设计(250)。
文档编号H05K9/00GK101336569SQ200680052189
公开日2008年12月31日 申请日期2006年12月11日 优先权日2006年2月3日
发明者D·J·雷米, R·A·普里奥, 任晓伟 申请人:飞思卡尔半导体公司