电子组件的制作方法
【专利摘要】电子组件包括具有在其中限定有开放空间的基板的电路板，及具有壳体和多个导线的元件，开放空间足够大以至少部分地容纳元件的壳体。
【专利说明】电子组件
发明领域
[0001 ] 本发明涉及实用的电子电路，更具体地涉及电子组件。
[0002]发明背景
[0003]一个典型的电子电路包括相互之间通过导电总线/迹线在电介质基板表面上互连的多个电子设备。总线/迹线和基板的结合被称为电路板。
[0004]公知的电路板包括在其顶部表面上的导电总线/迹线以及嵌入其基板主体内的总线/迹线。为了实现嵌入，通常使用总线通孔。通孔是导电填充的或限定在基板上的导电覆腔。在一个典型的设置中，存在于通孔中的导电体在嵌入式总线和基板的外表面之间延伸。安装在外表面上的元件通过与通孔内的导电体的连接而电连接至嵌入式总线。
[0005]通孔内部的导电主体增加了电子组件的元件之间的导电路径长度从而导致在连接路径中的电感增加。因此，通孔的使用可能会导致阻抗增加，特别是在高频率应用中。
[0006]在这样的设置中，连接到嵌入式总线和迹线是必需的。这种连接通常是在基板外实现接触设置在基板外表面上的总线/迹线。在基板外部导电体的暴露可使电路包括主体更容易遭受到电气干扰。
[0007]发明概沭
[0008]本发明的另一个目的是提供一种电子组件，包含了元件之间的更短的互连路径来实现较低的整体电感、更小的封装体积、可能降低的高度。
[0009]本发明的进一步的目的在于提供一种电子组件，包含能减少由印刷电路板上的元件和附近的其他电路中的元件之间的电磁干扰引起的有害影响的一种设置。
[0010]本发明的另一个目的是提供一种电子组件，包含能更好地管理由组件的元件产生的热量的设置。
[0011]本发明的电子组件包括电路板，其包括具有第一最外层表面和与第一最外层表面隔开的第二最外层表面的基板，限定在基板中的开放空间，开放空间通过在至少一个最外层表面的开口而可以进入，在基板中的通过开放空间而可进入的电子连接垫，及元件，其包括第一导线、第二导线和壳体或者支撑，壳体至少部分容纳在开放空间中并且第一导线具有在基板中电耦合至电连接垫的连接表面。
[0012]根据本发明的一个方面，定位连接垫以便于从连接表面发出的任何电磁干扰至少部分地被基板拦截。
[0013]根据本发明的另一个方面，第二导线耦合至设置在最外层表面上可进入开放空间的导电体，从而从电子设备产生的热量通过导电体扩散和消散。
[0014]根据本发明的适用于组件的元件可以许多不同的方式构造。例如，元件的导线可终止于壳体的外表面，或可延伸越过壳体的外表面，或可布置为横向彼此隔开并共面，或者可以是隔开和非共面的，或者可以布置在末端，例如壳体的顶部和底部。元件的至少一个导线可作为散热器，或者可以配置为在电路板的第一最外层表面上电耦合至相应的衬垫上。
[0015]在另一方面，例如，元件的壳体可以是圆柱形的，并且包括设置在壳体终端的环形导线，并具有不同的直径。可选的，一个或多个环形导线沿终端的圆柱形中间定位以使得与PC板的里面接触。环形使得导线沿着元件的任意位置接触。
[0016]在进一步的方面，元件体可控制直径，如果它是圆形的，或控制长度和/或宽度，从而使得在PC板中的元件容易安装。
[0017]此外，第一导线可以是横向或圆形地彼此间隔开的第一导线组中的一个导线并在第一平面共面，而第二导线可以是彼此横向地隔开的第二导线组中的一个并且在另一平面共面。
[0018]根据本发明的一种电子组件包括电路板，其包括:基板，具有第一最外层表面和与第一最外层表面间隔的相反的第二最外层表面。开放空间限定在电路板中。开放空间通过存在于第一最外表面的至少一个开口而可接近。电连接垫具有可通过第一最外层表面处的开口接近的连接表面。连接垫定位并配置为与元件的导线的连接表面紧密配合。元件具有壳体，其大小是至少部分地容纳在开放空间中。开放空间通过第二最外层表面的第二开口可接近的，所述第二开口比第一开口更小以限定第一凸缘延伸到开放空间，电连接垫存在于第一凸缘。电路板的基板包括延伸至开放空间的第二凸缘。第二凸缘窄于第一凸缘，其中另一连接垫配置为连接在第二凸缘中的元件的另一导线。
[0019]根据本发明的另一个方面，开放空间和元件可具有互补的形状。例如，开放空间和元件壳体可以是圆柱形的。这提供了一个优选的紧凑的、安全套件，正确定向元件并且将元件上的导线与PC板的基板的导线对准用于机械接触和电连接。
[0020]本发明的其它特征和优点将从本发明以下的说明结合附图而变得明显。
【专利附图】
【附图说明】
[0021]图1表示现有技术的组件示意图。
[0022]图2是本发明的第I个实施例的组件示意图。
[0023]图3A是用于本发明的第2个实施例的组件的元件的底部透视图。
[0024]图3B是图3A的元件的顶部平面示意图。
[0025]图3C是本发明的第2个实施例的拆开的组件的示意图。
[0026]图3D是本发明的第2个实施例组件的透视图。
[0027]图3E是由图3D阐述的实施例变型的组件的底部的透视图。
[0028]图3F是图3E沿线3F-3F在箭头方向的截面图。
[0029]图4A是适用于本发明的第3个实施例的另一元件的顶部透视图。
[0030]图4B是图4A的元件的底部透视图。
[0031]图5A是适用于本发明的第4个实施例的组件的元件的底部透视图。
[0032]图5B是图5A的元件的顶部透视图。
[0033]图6A是适用于本发明的第5个实施例的组件的元件的底部透视图。
[0034]图6B是图6A的元件的顶部透视图。
[0035]图6C是容纳在电路板中的图6A的元件以实现本发明的第5个实施例的组件的示意图。
[0036]图7A是适用于本发明的第6个实施例的组件中元件的底部透视图。
[0037]图7B是图7A的元件的顶部透视图。
[0038]图7C是本发明的第6个实施例的拆开的组件的顶部透视图。[0039]图7D是根据本发明的组件的顶部透视图。
[0040]图7E是沿线7E-7E在箭头方向的截面图。
[0041]图7F是根据本发明的第6个实施例的组件中拆分的电路板的顶部透视图。
[0042]图8A是本发明的第7个实施例适用于组件的元件的底部透视图。
[0043]图8B是本发明的第7个实施例的拆开的组件的顶部透视图。
[0044]图8C是本发明的第7个实施例拆开的组件的底部透视图。
[0045]图8D是本发明的第7个实施例组件的顶部透视图。
[0046]图8E是图8D沿线8E-8E在箭头方向的截面图。
[0047]图9A是适用于本发明的第8个实施例的组件的元件的底部透视图。
[0048]图9B是图9A的元件的顶部透视图。
[0049]图9C是本发明的第8个实施例的拆开的组件的顶部透视图。
[0050]图9D是根据第8个实施例的组件的顶部透视图。
[0051]图9E是图9D沿线9E-9E在箭头方向所示的截面图。
[0052]现有技术的和本发明的详细描述
[0053]在下文中，除非另有指明，否则相同的附图标记在图中代表相同的结构。
[0054]参见图1，现有技术中的一个实际的电路组件包括电路板10和多个电子元件12、14，它们彼此电连接以实现电子电路部分。在所示的组件中，使用多层电路板。多层电路板包括一个基板21，它是由电介质(例如，塑料或陶瓷)制成，以及设置在基板21的外表面22的多个导电垫16、18、20，以及导电总线/迹线24埋在外表面22，23之间的基板21主体中。导电填充通孔26、28电连接总线24至在外表面22上的各个导电垫，例如垫16、20。因此，元件12的导线30通过导电性粘接剂层32 (例如，焊料)连接到一个导电垫，例如垫16，并电连接至另一个元件的导线34，例如元件14，它是电和机械地耦合至导电垫，例如垫20，通过导电性粘接剂32层。因此，导电30和34通过掩埋的总线24电连接，而元件12、14安装在电路板10的外表面22上。
[0055]如上所阐述和描述，基本上在一层或通常在一个平面上的传统的设置定位电路板上的元件可能是不必要的，相对长的电连接导致不必要的电感，因而特别可能产生不利影响的高频性能。此外，非屏蔽导线，例如导线30、34，如图所示，可以发射电磁波，在高频应用中，是有问题的并且要求元件进一步分开间隔以避免由电磁干扰(EMI)引起的负面影响。元件的进一步间距可能会延长元件之间的互连路径而进一步增加了传统组件的电路板的总线和迹线的整体寄生电感。
[0056]参看图2，在本发明的第一个实施例的组件中，具有两个相对的最外层表面38、40的多层电路板36配置为接收其基板主体42中的元件。具体而言，电路板36包括一个限定在基板主体42中的开放空间44，其暴露了掩埋的总线/迹线46的一部分，作为连接垫45。连接垫45可以配置为电气和机械连接至元件的分别的导线。例如，连接垫45作为可焊接的以便它可以配置为通过焊料层而电和机械连接到元件的导线。因此，根据本发明的一个方面，电气和机械连接至元件的导线可以在平面上在PC板的内部实现，与第一最外层表面38的平面间隔开并且至少通过在第一最外层表面的开口可接近而进入空间44。需要注意的是，开放空间44可以是所示的具有封闭底部的腔体所示，或者可以是从第一最外层表面38延伸到第二最外层表面40的开口。在后者的设置中，连接垫45可以位于空间44的外面，但通过开口 44的连接而可接近，这将在下面阐述。
[0057]适用于本发明的组件的元件的尺寸化以便它可以至少部分地容纳在开放空间44中。图2是用于本发明的组件中的合适的元件的局部视图。用于根据本发明的组件的合适的元件可包括电子设备48。电子设置48可以是一个有源设备，例如MOSFET、IGBT、ASIC设备或者之类的，或一种无源器件，如二极管、电容、电阻或类似的。为了便于说明，图2显示了垂直导通的二极管，包括正面上的第一电极50 (例如，阴极)和反面上的第二电极52 (例如，阳极电极)。第一电极50通过焊线53电连接至第一导线54，而第二电极52通过导电性粘接剂如焊料来电和机械地连接至第二导线56。导线56然后再通过导电性粘接剂层32电和机械地连接至导电垫或位于基板42的第一最外层表面38上的迹线58。
[0058]电子设置48可封闭在壳体51中。壳体51可以由合适的工程塑料或合适的陶瓷制备绕设置48周围成型，并且粘接到导线54和56，这是众所周知的传统包装技术。壳体51可以是一个空心环或类似的结构，而不脱离本发明的范围和精神。请注意，由图2所示的实施例中，导线54、56延伸超出壳体51的外周上，这是一种优选的配置，虽然根据本发明的组件的实施不是关键的。
[0059]在根据本发明的组件中，缩短了从装置48到总线46的连接路径，并且省略了大量的导电材料，从而降低了组件的寄生电感。此外，元件的导线(如导线54)的连接位置移动到最外层表面38、40之间或者下方的位置，从而产生的电磁干扰会被基板42拦截和吸收。因此，如图2所示实施例中所述，利用本发明，元件和其它的元件可以移动至相互之间更紧密，有利地减少通过缩短互连路径的寄生电感，并减少组件的横向足迹。此外，上述规定的开放空间44和基板主体42中的元件的至少部分插入导致组件高度的降低，进一步降低了元件的整体尺寸。此外，连接到设备43的导线(例如导线56)的电连接可以提供由设置48所产生的热量的散热路径。因此所产生的热量可以通过导线56和焊料体32扩散到导电总线/迹线58进一步地扩散和消散，这是本发明的组件的另一个优点。
[0060]图3A-3D显示了根据本发明的第二实施例的用于两导线元件49的组件的一个例子。特别参看图3A和3B，合适的元件49包括设置在圆筒形壳体51的相对末端第一和第二盘形、环形导线54、56。本实施例可用于容纳两个终端的电子设备，如电容器、电阻器、二极管或类似的设备。在本实施例中，第一导线54具有终止于壳体51的外表面的周缘，而第二导线56延伸越过壳体51的外表面。
[0061]参看图3C，在根据本发明的第二个实施例的组件中，圆柱状开放空间44限定在基板42中用于至少部分地接收元件49。具体而言，开放空间44限定得足够大以至少完全容纳至少导线54和壳体51的至少一部分。通往开放空间44的最外层表面38处的开口 45的直径比第二导线56的直径小，由此，由图3D所示，通往开放空间44的表面38的开口 38被导线56关闭。因此，在图3A-3D公开的实施例中，导线56的功能作为封闭空间44的盖，进一步有助于通过提供的屏蔽减少EMI。请注意，在本实施例中，第一导线54电气和机械地连接至相应的连接垫，如由图2所示和上面所描述它连接至掩埋的总线/迹线。此外，第二导线56电气和机械地稱合至第一最外层表面38上的迹线58。
[0062]为确保导线54、56和迹线或基板中迹线之间的接触，触点54、56的材料是金属，一旦热施加于焊接连接上时或板内时，发热而扩张。可以分割环以舒缓扩张。可以在导线上的接触之间的触点和所示的环形接触点56或58应用焊料。[0063]参考图3E,在第一实施例的变型中，开放空间44可以通过基板42 —直延伸。因此，元件49的第一导线54可通过所述的最外层表面40暴露。导线54然后通过任何合适的方法电耦合至最外层表面40上的导电垫55。所以，元件49可以通过连接到电路板的两个最外层表面上的垫在两个导线上享受到制冷。为了加强制冷效果，这些垫具有比进入开放空间44的开口更大的直径。
[0064]图3F显示第一导线54通过开放空间44延伸和在周围与迹线55接触。因此，在本实施例中，第一导线54可以容纳到迹线55内部的开口中，包括环形的部分，其大小围绕导线54的周围紧密配合，从而两个主体可通过表面至表面的接触而电连接。可选的，尺寸化导线54，以便当容纳至空间44内部时，在迹线55和导线54的外部周围之间有一个空隙可以填入传导粘合剂，比如焊料，以实现在导线54和迹线55之间的电和机械连接。
[0065]参考图4A-4B,适合于本发明的第三个实施例的组件的兀件包含多个输入/输出(I/O)导线57(例如:8个导线)，以及一个磁盘状的第二导线56，其可以是电子激活(例如:电耦合至封装在壳体51中的51电子设备的电极)或者不激活的(例如:未电耦合至封装在壳体51中的51电子设备的电极)；但是仍然能从封装的电子设备向上面描述的电路板的表面上的垫传热。
[0066]优选的，I/O导线57彼此之间是相等的间隔，通过壳体51的底部表面(相对导线56)暴露，并且在壳体51的外表面终止。每一个1/057优选的电耦合至封装在壳体中的电子设备的分别的电极，虽然所有的I/O导线57电耦合至封装在壳体51中的电子设备的电极并不是必须的。也就是说，某些I/O导线57无效并不偏离本发明。
[0067]参照图5A-5B，适用于根据本发明的组件的元件的变型的第4个实施例，包括I/O导线57，横向延伸并且越过壳体51的外表面。
[0068]图4A-4B和5A-5B的元件可以以相同的方式组装为两个导线元件，除非不是一个连接垫，而是可以提供多个连接垫用于与各自的第一导线电连接。
[0069]图3A-5B所不的实施例，兀件的导线定位于圆柱形壳体51的相对末端。然而,本发明的组件并不限于这样的设置并且可以设计为包括设置在平面的定位在壳体51的相对末端之间的导线的元件，和/或非圆柱形主体/元件壳体。
[0070]参照图6A-6B第五个实施例，根据本发明的另一实施例的组件的元件59具有阶梯式设计，包括三个盘形、环形导线60、62、64，每一个都具有不同于其它两个导线的直径。因此，第一导线60具有比第二个和第三个导线62、64的直径更小的直径，而第二导线62具有比第三导线64的直径更小的直径，但大于第一导线60的直径。因此，第三导线64具有大于其它两个导线60和62的直径的直径。因此，元件59有一个阶梯形的轮廓。请注意，在本实施例中，兀件59包括具有不同直径的两个圆柱形部分的壳体51,优选封装一个三端的电子装置，如MOSFET或IGBT (未示出)。因此，第二导线62可包括在其中的开口(未示出)以允许第一和第三导线60、64之间的进入，可用于壳体51内的电子设备的电极的焊接至导线。
[0071]图6C显示了本发明的第五个实施例的组件中的元件59。因此，所示第一导线60在第二最外层表面40上电耦合至迹线55，参照图3F如上所述，第二导线62电和机械地耦合至掩埋的总线或迹线46，如上面参照图2所示，第三导线64在第一最外层表面38耦合到迹线58，如上面参照图2所示。请注意，因为第二导线60的直径比第二导线62的直径小，在第二最外层表面40处的开口的直径更小，导致内部空间44内的环形凸缘100，在其上连接垫45存在用于连接至第二导线62。
[0072]参照图7A-7D，本发明的第6个实施例的组件可以元件66实现，包括四个盘形的、环形的导线68、70、72、74。在该实施例中，壳体51可以是圆柱形的，在其一端具有第一导线68,和在相对末端的第四导线74。第二导线70及第三导线72位于壳体51的外表面,在第一导线68和第四导线74之间的位置上。
[0073]参看图7C，组件66接收在开放空间44中。连接至开口 44中的掩埋的线/迹线的导电垫(此处未显示)定位在开放空间44内以使至少与导线70和72接触。
[0074]参照图7D和7E，第一导线68在第二最外层表面40上连接至迹线58，以与图3F所述的实施例中电极54相同的方式，而第四电极74在第一最外层表面连接至迹线58，以与图3F所述的实施例中导线56相同的方式。第二导线70及第三导线72电连接至各自的掩埋导线46、46，以与图3F所述的实施例中导线54相同的方式，也就是，通过表面对表面的接触。图7F阐述了本实施例中的电路板，包括两个掩埋总线46，每一个包括沿开口 44的环形部分用于连接到元件的相应导线70、72。
[0075]参照图8A-8D，在本发明的第七个实施例的组件中，元件80包括设置在圆柱形壳体51的一端的第一导线82，和在壳体51的相对端的第四导线84，一组隔开的第二导线86径向延伸远离壳体51的外表面，和一组间隔开的第三导线88的径向延伸远离壳体51的外表面，两组的导线沿平行且分开的平面延伸。因此，在本实施例中，不是单一的第二导线或单一的第三导线，而是提供多个第二和第三导线。第二和第三导线可以是I/O导线，每个分别连接到由壳体51封装的电子设备的各自的电极。例如，电子设备可以是RAM芯片，包括28个电极，每个耦合至第二导线86或第三导线88中的一个。
[0076]现在参看图SB和SC，每一个第二导线86或第三导线88定位为与所述开放空间44中的相应的连接垫45相配合。因此，每个垫45连接至电路板的基板主体42内的各自的掩埋总线或迹线。请注意，因为第二导线86及第三导线88沿间隔、平行的平面延伸并且非共面的，垫45设置为以相应的方式沿着平行的、间隔开的平面以连接第二导线86及第三导线88的平面。图8D显示了组件的顶部透视图。图SE显示了，在本实施例中，第一导线82连接至迹线55，以图3F所示的实施例中的导线54相同的方式，而第二和第三导线86、88连接至相应的连接垫45，以图2中的导线54相同的方式。请注意，在本实施例中，两个环形凸缘100、102限定在开口 44中。
[0077]图9A-9D显示了根据本发明的第八个实施例的组件，元件81修改成具有终止于壳体51的外表面处的第二导线86及第三导线88。第一导线82和第四导线84与图8A和8B中所示的元件80具有相同的结构。请注意，第二导线86和第三导线88设置为与开放空间44中的相应的导电垫相配合。在本实施例中，垫45存在于开放空间44的内壁，从而元件81插入空间44内部时，每个第二导线86及第三导线88在空间44的内壁上与相应的垫45直接接触。导线86、88接触端部的高度确保该接触是由导电垫在开放空间中实现，即使该元件稍微倾斜或定位稍微偏离其预设位置。
[0078]如图9E所示，在本实施例中，第二导线86与掩埋总线46的连接垫45连接，而第三导线以与图3F所示的实施例中的导线54相同的方式与掩埋总线/迹线46的连接垫45连接,如表面对表面的接触。[0079]包括环形导线的元件仅仅享有对称的几何形状允许元件安装而不考虑相对于垫45的元件的定向。
[0080]包括多个间隔导线的元件设置有指示器90 (例如，点)，能在电路板与另一指示器91对准以便于导线与垫45正确地对齐。
[0081]此外，根据本发明的组件中，带圆柱形壳体的元件优选为常规容纳于圆柱形开放空间的元件，可以限定为FR4或类似的基板，利用传统的方法例如钨硬质合金钻头钻孔。然而，应该理解的是，本发明的组件不限于带圆柱形壳体的元件。因此，举例来说，带方形壳体的元件可以用于本发明的组件中。这样的元件可以容纳在互补的开放空间中，即方形空间，采用常规方法，如冲压或类似限定的，以实现本发明的组件。
[0082]虽然本发明已经结合其特定的实施例描述，许多其它的变型和修改以及其它的使用对于本领域技术人员是显而易见的。因此，优选的，本发明并不限于本文中特定的公开内容，而由附属权利要求限定。
【权利要求】
1.一种电子组件，包括: 电路板，包括具有第一最外层表面和与所述第一最外层表面间隔开的第二相对的最外层表面的基板； 限定在所述基板中的开放空间，所述开放空间通过存在于所述第一最外层表面的开口而可接近； 通过所述开放空间而可接近的电子连接垫；及， 包括第一导线、第二导线和壳体的元件，所述壳体至少部分容纳在所述开放空间中并且所述第一导线具有电耦合至所述电子连接垫的连接表面，定位所述连接垫以便于从所述连接表面发出的电磁干扰至少部分被所述基板拦截。
2.如权利要求1所述的组件，其特征在于，所述第二导线耦合至设置在所述第一最外层表面的导电体，从而由所述电子设备产生热量通过所述导电体扩散和消散。
3.如权利要求1所述的组件，其特征在于，所述导线终止于所述壳体的外表面。
4.如权利要求1所述的组件，其特征在于，所述导线越过所述壳体的外表面延伸。
5.如权利要求1所述的组件，其特征在于，所述导线彼此间隔地横向设置并且是共面的。
6.如权利要求1所述的 组件，其特征在于，所述导线是间隔的和不共面的。
7.如权利要求1所述的组件，其特征在于，所述壳体具有相对的终端并且所述导线设置在所述壳体的所述终端。
8.如权利要求6所述的组件，其特征在于，所述导线的至少一个配置作为散热器。
9.如权利要求1所述的组件，其特征在于，所述导线的至少一个配置为在所述电路板的所述第一最外层表面上电耦合至相应的垫。
10.如权利要求1所述的组件，其特征在于，所述壳体是圆柱形的。
11.如权利要求1所述的组件，其特征在于，所述导线的至少一个沿所述壳体是环形的并且在外部至所述壳体以使得其沿着环形的垫在任意位置接触。
12.如权利要求10所述的组件，其特征在于，所述壳体具有相对的终端并且所述导线设置在所述壳体的终端。
13.如权利要求1所述的组件，其特征在于，所述导线是环形的，所述第一导线具有比所述第二导线的直径更大的直径。
14.如权利要求1所述的组件，其特征在于，所述第一导线是彼此横向间隔并且共面的第一导线组中一个导线，且所述第二导线是彼此横向设置并且共面的第二导线组中的一个导线，所述第一导线组和所述第二导线组是不共面的。
15.一种电子组件，包括: 电路板，包括具有第一最外层表面和与所述第一最外层表面间隔的第二最外层表面的基板；限定在所述电路板的开放空间，所述开放空间通过存在于所述第一最外层表面的开口而可接近的；及， 具有通过在所述第一最外层表面的所述开口而可接近的连接表面的电连接垫，定位所述连接垫并且配置来与元件的导线的连接表面配合，元件具有大小为至少部分能容纳在所述开放空间中的壳体。
16.如权利要求15所述的组件，其特征在于，所述开放空间通过在所述第二最外层表面的第二开口而可接近。
17.如权利要求16所述的组件，其特征在于，所述第二开口比所述第一开口小以限定第一凸缘延伸至所述开放空间，所述电连接垫存在于所述第一凸缘。
18.如权利要求16所述的组件，其特征在于，进一步包括:第二凸缘延伸至所述开放空间中，所述第二凸缘窄于第一凸缘，其中另一连接垫配置为连接存在于所述第二凸缘的所述元件的另一导线。
19.如权利要求15所述的组件，其特征在于，所述开口是圆形的。
20.如权利要求15的组件，其特征在于，所述开放空间和所述元件具有互补的形状。
21.如权利要求15的组件，其特征在于，所述开放空间是圆柱形的。
22.—种电子元件,包括: 第一导线； 第二导线 '及 壳体；其中所述元件配置为与具有基板的电路板组合，包括第一最外层表面，第二最外层表面及限定在所述基板中的开放空间并且通过在第一最外层表面的开口 ；所述壳体大小为便于至少部分容纳在所述开放空间中。
【文档编号】H05K9/00GK103460816SQ201280017592
【公开日】2013年12月18日 申请日期:2012年2月10日 优先权日:2011年2月10日
【发明者】R·A·格林, K·C·毕力媞, P·A·凯莉 申请人:穆俄平研究实验室有限公司