响应于在上电操作时段之后被激活的使能信号ENABLE而确定的。例如，当使能信号ENABLE被激活时，比较单元302可以当内部电压VCCI小于或等于第二参考电压REF时激活控制信号DRVP，以及当内部电压VCCI大于第二参考电压REF时使控制信号DRVP去激活。
[0069]分压器3024可以以预定比例划分内部电压VCCI，并产生分压VCCI_DIV。
[0070]电压比较器3022可以比较分压VCCI_DIV和第二参考电压REF，以及确定是否激活控制信号DRVP。
[0071 ] 分压器3024是用于减小比较单元302操作中电流消耗所必需的组件。分压器3024可以用来减小与比较目标相对应的电压。预定比例可以由设计者选择。
[0072]供作参考，当分压器3024被包括在比较单元302中时，施加至比较单元302的第二参考电压REF的绝对值可以小于或等于正阈值电压。然而，用于在比较单元302的操作中检测内部电压VCCI所使用的第二参考电压REF的逻辑值可以变为大于正阈值电压。因此，在第二内部电压发生单元300的操作的描述中当第二参考电压REF大于正阈值电压时，其可以表示第二参考电压REF的逻辑值大于正阈值电压。当分压器3024不被包括在比较单元302中时，第二参考电压REF的绝对值可以变为大于正阈值电压。
[0073]比较单元302可以进一步包括响应于使能信号ENABLE而导通的PMOS晶体管P5。
[0074]耦接控制单元304可以在控制信号DRVP的激活时段期间将外部电压(VCCE)端子耦接至内部电压(VCCI)端子，以及在控制信号DRVP的非激活时段期间将外部电压(VCCE)端子和内部电压VCCI端子分离。
[0075]特别地，耦接控制单元304可以包括PMOS晶体管P4，所述PMOS晶体管P4用于响应于通过其栅极端子输入的控制信号DRVP来选择是否使耦接至源极端子的外部电压(VCCE)端子与耦接至漏极端子的内部电压(VCCI)端子耦接/分离。
[0076]此外，使能信号ENABLE可以对是否激活通过比较单元302产生的控制信号DRVP产生影响。使能信号ENABLE在上电操作时段期间可以被保持在逻辑低，以及在上电操作时段之后的正常操作时段期间被激活至逻辑高。即，只有当使能信号ENABLE被激活至逻辑高时，比较单元302才可以确定是否激活控制信号DRVP。这是为了可靠地分离第二内部电压发生单元300的操作时段。
[0077]特别地，由于在外部电压VCCE不是足够高的上电操作时段期间第二内部电压发生单元300的正常操作可能得不到保障，使能信号ENABLE可以被用于禁止第二内部电压发生单元300。因此，第二内部电压发生单元300可以被配置为在上电操作时段之后的正常操作时段期间进行操作。
[0078]此外，第一参考电压发生单元320和第一内部电压发生单元340可以被设计为始终正常操作而不管是否进入外部电压VCCE不是足够高的上电操作时段。即，当外部电压VCCE小于或等于自接地电压在正方向上偏移预设电压的电压时，不管是否进入上电操作时段，第一参考电压发生单元320和第一内部电压发生单元340都可以根据外部电压VCCE的变化来改变第一参考电压VR，以及以根据第一参考电压VR的变化而改变的驱动能力来驱动内部电压(VCCI)端子。此外，当外部电压VCCE大于预设电压时，不管是否进入上电操作时段，第一参考电压发生单元320和第一内部电压发生单元340都可以将第一参考电压VR固定为预设电压而不管外部电压VCCE的变化如何，以及以根据第一参考电压VR而固定的驱动能力来驱动内部电压(VCCI)端子。
[0079]图4是描述如图3所示的半导体器件的上电操作的时序图。
[0080]参考图4，由于在外部电压VCCE供应开始之后外部电压VCCE不断增大，内部电压VCCI可以被顺序地设置。
[0081]首先，第一参考电压VR可以在外部电压VCCE供应开始之后以与外部电压VCCE同样的方式不断增大。
[0082]在这种情况下，使能信号ENABLE可以保持接地电压(VSS)。因此，电压比较器3022可以被禁止且第二内部电压发生单元300可以对内部电压VCCI没有影响。
[0083]另一方面，第一参考电压发生单元320和第一内部电压发生单元340可以响应于第一参考电压VR的不断增大而逐渐增大内部电压VCCI ο此时，内部电压VCCI可以具有的增大小于外部电压VCCE增大的一半。这是因为包括在第一内部电压发生单元340中的NMOS晶体管342也具有正阈值电压。S卩，施加至第一内部电压发生单元340所包括的NMOS晶体管342的栅极端子的第一参考电压VR的增大不可以作为内部电压VCCI的增大而施加。此夕卜，即使当第一参考电压VR小于NMOS晶体管342的阈值电压时，NMOS晶体管342也可以增大内部电压VCCI。这是因为NMOS晶体管342响应于第一参考电压VR的变化而不在NMOS晶体管342只具有导通/关断状态的理想状态下操作，但是可以响应于第一参考电压VR的变化而改变在外部电压(VCCE)端子和内部电压(VCCI)端子之间流动的电流。即，当第一参考电压VR增大的时段与第一参考电压VR小于或等于NMOS晶体管342阈值电压的时段重合时，在外部电压(VCCE)端子和内部电压(VCCI)端子之间流动的电流可以逐渐增大。然而，当第一参考电压VR增大的时段与第一参考电压VR大于NMOS晶体管342阈值电压的时段重合时，在外部电压(VCCE)端子和内部电压(VCCI)端子之间流动的电流可以显著增大。因此，当第一参考电压VR不断增大时，内部电压VCCI可以以二次方程的形式增大。
[0084]通过上述过程，外部电压VCCE、第一参考电压VR和内部电压VCCI可以相等。在此状态下，当外部电压VCCE进一步增大到足以操作半导体器件的内部电路时，使能信号ENABLE可以被激活至逻辑高，且第一参考电压VR可以被钳位以免再增大。此时，由于即使在上电操作时段结束时内部电压VCCI没有达到目标电压，内部电压VCCI可以持续增大而控制信号DRVP被第二内部电压发生电路300调节。
[0085]返回参考图4，半导体器件的电流消耗可以随内部电压VCCI的改变而改变。即，半导体器件消耗的峰值电流可以逐渐变化。
[0086]特别地，在内部电压VCCI响应于外部电压VCCE增大而逐渐增大的时段期间，半导体器件的电流消耗可以逐渐增大。即，在第一参考电压VR不超过第一内部电压发生单元340所包括的NMOS晶体管342的阈值电压的时段期间，内部电压VCCI可以逐渐增大。因此，半导体器件的电流消耗可以逐渐增大。
[0087]然后，外部电压VCCE超过预定电压之后，即，第一参考电压VR超过第一内部电压发生单元340所包括的NMOS晶体管342的阈值电压之后，内部电压VCCI可以以比之前时段更快的速度增大。因此，半导体器件的电流消耗可以快速增大。
[0088]然而，由于在外部电压VCCE超过预定电压之前第一内部电压发生单元340正常操作以使内部电压VCCI增大至某种程度，即使外部电压VCCE不超过预定电压，也不会发生内部电压VCCI的快速增大。
[0089]因此，曲线图2表示根据本发明实施例的半导体器件的电流消耗具有与表示如图2所示半导体器件电流消耗的曲线图1相比更缓的坡度。特别地，曲线图2的峰值电流极其不同于曲线图1的峰值电流。
[0090]即使在外部电压VCCE等于内部电压VCCI之后，半导体器件的电流消耗可以逐渐稳定。此外，即使在内部电压VCCI达到目标电压之后，半导体器件的电流消耗可以保持在稳定状态。
[0091]如上所述，即使在上电操作时段期间外部电压VCCE非常低，根据本发明实施例的半导体器件可以将外部电压VCCE反映到内部电压VCCI。因此，即使在上电操作时段期间，半导体器件的电流消耗可以逐渐增大。
[0092]图5是说明根据本发明另一个实施例的半导体器件的内部电压发生电路的电路图。
[0093]参考图5，根据本发明实施例的半导体器件的内部电压发生电路可以包括第一参考电压发生单兀520、第一内部电压发生单兀540、第二参考电压发生单兀560、第二内部电压发生单元580和第三内部电压发生单元500。第一参考电压发生单元520可以包括第一耗尽型NMOS晶体管(DHVNl) 522和第一汇聚单元524。第一内部电压发生单元540可以包括第一 NMOS晶体管(LVNl) 542和第二汇聚单元544。第二参考电压发生单元560可以包括第二耗尽型NMOS晶体管(DHVN2)562和第三汇聚单元564。第二内部电压发生单元580可以包括第二 NMOS晶体管(LVN2) 582和第四汇聚单元584。第三内部电压发生单元500可以包括比较单元502和耦接控制单元504。比较单元502可以包括电压比较器5022和分压器5024。
[0094]第一参考电压发生单元520可以输出外部电压VCCE作为第一参考电压VR1，以及基于自接地电压(VSS)在正方向上偏移第一电压的电压来钳位第一参考电压VRl。
[0095]S卩，第一参考电压发生单元520可以在外部电压VCCE小于或等于自接地电压(VSS)在正方向上偏移第一电压的电压的时段期间，输出具有与外部电压VCCE相同电压的第一参考电压VRl。另一方面，第一参考电压发生单元520可以在外部电压VCCE大于自接地电压(VSS)在正方向上偏移第一电压的电压的时段期间，将第一参考电压VRl钳位在自接地电压(VSS)在正方向上偏移第一电压的电压。
[0096]为此操作，第一参考电压发生单元520可以包括第一耗尽型NMOS晶体管522，当其阈值电压自接地电压(VSS)在负方向偏移第一电压时，所述第一耗尽型NMOS晶体管520将栅极端子固定为接地电压(VSS)，以及响应于耦接至漏极端子的外部电压VCCE的变化来调节耦接于源极端子的第一参考电压VR。
[0097]g|]，利用具有第一负阈值电压的第一耗尽型NMOS晶体管522，第一参考电压发生单元520可以基于外部电压VCCE的变化来控制第一参考电压VRl的变化。特别地，当包括在第一参考电压发生单元520中的第一耗尽型NMOS晶体管522具有第一负阈值电压时，接地电压VSS可以被供应至其栅极端子。因此，当输入至源极端子的外部电压VCCE在接地电压(VSS)和第一正阈值电压之间时，第一耗尽型NMOS晶体管522可以将输入至源极端子的外部电压VCCE设置为输出至漏极端子的第一参考电压VR。然而，在输入至源极端子的外部电压VCCE超过第一正阈值电压的时段期间，第一耗尽型NMOS晶体管522可以将输出至漏极端子的第一参考电压VR固定为第一正阈值电压，而不管外部电压VCCE如何。以供参考，第一负阈值电压可以表示自接地电压(VSS)在负方向上偏移第一电压的电压。相似地，第一正阈值电压可以表不自接地电压(VSS)在正方向上偏移第一电压的电压。
[0098]例如，假设包括在第一参考电压发生电路520中的第一耗尽型NMOS晶体管522的阈值电压为-2.5V。在这种情况下，在外部电压VCCE自接地电压(VSS)改变至2.5V的时段期间，外部电压VCCE可以被设置为第一参考电压VRl。然而，在外部电压VCCE超过2.5