V的时段期间，第一参考电压VRl可以被固定为2.5V而不管外部电压VCCE如何。
[0099]第一参考电压发生单元520除耗尽型NMOS晶体管522以外可以进一步包括第一汇聚单元524。特别地，第一汇聚单元524可以将泄漏电流从第一耗尽型NMOS晶体管522汇聚至接地电压(VSS)端子，并且所述泄漏电流自第一耗尽型NMOS晶体管522的源极端子(即第一参考电压(VRl)端子)流出。为此操作，第一汇聚单元524可以被耦接在接地电压(VSS)端子和第一耗尽型NMOS晶体管522的源极端子(即第一参考电压(VRl)端子)之间。第一汇聚单元524可以包括串联耦接的多个二极管型NMOS晶体管SN1、SN2和SN3。每个二极管型NMOS晶体管SN1、SN2和SN3可以向着第一参考电压(VRl)端子以这样的方式被耦接:其栅极和漏极端子在第一参考电压(VRl)端子和接地电压(VSS)端子之间彼此耦接，并且作为反向二极管来操作。因此，因泄漏电流从第一耗尽型NMOS晶体管522流出而第一汇聚单元524可以防止第一参考电压VRl增大至比第一正阈值电压更高的电压。
[0100]第一内部电压发生单元540可以接收外部电压VCCE，以及以与第一参考电压VRl相对应的第一驱动能力来驱动第一内部电压(VCCIl)端子。
[0101]为此操作，第一内部电压发生单元540可以包括第一 NMOS晶体管(LVN) 542，所述第一 NMOS晶体管(LVN) 542用于响应于施加至其栅极端子的第一参考电压VRl来调节在耦接至漏极端子的外部电压(VCCE)端子和耦接至源极端子的第一内部电压(VCCIl)端子之间流动的电流。
[0102]第一内部电压发生单元540除第一 NMOS晶体管542以外可以进一步包括第二汇聚单元544。特别地，当第一内部电压VCCIl大于外部电压VCCE时，例如，当外部电压VCCE快速跌落至掉电状态时，第二汇聚单元544可以将电流从第一内部电压(VCCIl)端子汇聚至外部电压(VCCE)端子。为此操作，第二汇聚单元544可以被耦接在外部电压(VCCE)端子和第一 NMOS晶体管542的源极端子(即第一内部电压(VCCIl)端子)之间。S卩，第二汇聚单元544可以包括串联耦接的多个二极管型NMOS晶体管SM和SN5。每个二极管型NMOS晶体管SM和SN5可以向着第一内部电压(VCCIl)端子以这样的方式被耦接:其栅极和漏极端子在第一内部电压(VCCIl)端子和外部电压(VCCE)端子之间彼此耦接，并且作为反向二极管来操作。因此，当第一内部电压VCCIl大于外部电压VCCE时，第二汇聚单元544可以快速将第一内部电压VCCIl降至稳定状态。
[0103]第二参考电压发生单元560可以输出外部电压VCCE作为第二参考电压VR2，以及基于自接地电压(VSS)在正方向上偏移第二电压的电压来钳位第二参考电压VR2。
[0104]S卩，在外部电压VCCE小于或等于自接地电压(VSS)在正方向上偏移第二电压的电压的时段期间，第二参考电压发生单元560可以输出具有与外部电压VCCE相同电压的第二参考电压VR2。另一方面，在外部电压VCCE大于自接地电压(VSS)在正方向上偏移第二电压的电压的时段期间，第二参考电压发生单元560可以将第二参考电压VR2钳位至自接地电压(VSS)在正方向上偏移第二电压的电压。
[0105]为此操作，第二参考电压发生单元560可以包括第二耗尽型NMOS晶体管562，当其阈值电压自接地电压(VSS)在负方向偏移第二电压时，所述第二耗尽型NMOS晶体管560将栅极端子固定为接地电压(VSS)，以及响应于耦接至漏极端子的外部电压VCCE的变化来调节耦接于源极端子的第二参考电压VR2。
[0106]S卩，利用具有第二负阈值电压的第二耗尽型NMOS晶体管562，第二参考电压发生单元560可以基于外部电压VCCE的变化来控制第二参考电压VR2的变化。特别地，当包括在第二参考电压发生单元560中的第二耗尽型NMOS晶体管562具有第二负阈值电压时，接地电压VSS可以被供应至其栅极端子。因此，当输入至源极端子的外部电压VCCE在接地电压(VSS)和第二正阈值电压之间时，第二耗尽型NMOS晶体管562可以将输入至源极端子的外部电压VCCE设置为输出至漏极端子的第二参考电压VR2。然而，在输入至源极端子的外部电压VCCE超过第二正阈值电压的时段期间，第二耗尽型NMOS晶体管562可以将输出至漏极端子的第二参考电压VR2固定为第二正阈值电压，而不管外部电压VCCE如何。以供参考，第二负阈值电压可以表示自接地电压(VSS)在负方向上偏移第二电压的电压。相似地，第二正阈值电压可以表示自接地电压(VSS)在正方向上偏移第二电压的电压。
[0107]例如，假设包括在第而参考电压发生电路560中的第二耗尽型NMOS晶体管562的阈值电压是-2.3V。在这种情况下，在外部电压VCCE自接地电压(VSS)改变至2.3V时段期间，外部电压VCCE可以被设置为第二参考电压VR2。然而，在外部电压VCCE超过2.3V时段期间，第二参考电压VR2可以被固定为2.3V而不管外部电压VCCE如何。
[0108]第二参考电压发生单元560除第二耗尽型NMOS晶体管562以外可以进一步包括第三汇聚单元564。特别地，第三汇聚单元564可以将泄漏电流从第二耗尽型NMOS晶体管562汇聚至接地电压(VSS)端子，并且所述泄漏电流自第二耗尽型NMOS晶体管562的源极端子(即第二参考电压(VR2))端子流出。为此操作，第三汇聚单元564可以被耦接在接地电压(VSS)端子和第二耗尽型NMOS晶体管562的源极端子(即第二参考电压(VR2)端子)之间。第三汇聚单元564可以包括串联耦接的多个二极管型NMOS晶体管SN6、SN7和SN8。每个二极管型NMOS晶体管SN6、SN7和SN8可以向着第二参考电压(VR2)端子以这样的方式被耦接:其栅极和漏极端子在第二参考电压(VR2)端子和接地电压(VSS)端子之间彼此耦接，并且作为反向二极管来操作。因此，因泄漏电流从第二耗尽型NMOS晶体管562流出而第三汇聚单元564可以防止第二参考电压(VR2)增大至比第二正阈值电压更高的电压。
[0109]第二内部电压发生单元580可以接收外部电压VCCE，以及以与第二参考电压VR2相对应的第二驱动能力来驱动第二内部电压(VCCI2)端子。此时，第二内部电压发生单元580的第二驱动能力可以小于第一内部电压发生单元540的第一驱动能力。S卩，当外部电压VCCE变为小于第一和第二电压以使得第一和第二参考电压VRl和VR2具有相同电压时，用于驱动第一内部电压VCCII的第一内部电压发生单元540的第一驱动能力可以大于用于驱动第二内部电压(VCCI2)端子的第二内部电压发生单元580的第二驱动能力。这是因为，由于第一和第二内部电压VCCIl和VCCI2被用于不同目的，第一和第二内部电压发生单元540和580可以被设置为具有不同配置。详细配置将被描述如下。
[0110]为此操作，第二内部电压发生单元580可以包括第二 NMOS晶体管582，所述第二NMOS晶体管582用于响应于施加至其栅极端子的第二参考电压VR2来调节在耦接至漏极端子的外部电压(VCCE)端子和耦接至源极端子的第二内部电压(VCCI2)端子之间流动的电流。
[0111]第二内部电压发生单元580除第二 NMOS晶体管582以外可以进一步包括第四汇聚单元584。特别地，当第二内部电压VCCI2高于外部电压VCCE时，例如，当外部电压VCCE快速跌落至掉电状态时，第四汇聚单元584可以将电流从第二内部电压(VCCI2)端子汇聚至外部电压(VCCE)端子。为此操作，第四汇聚单元584可以被耦接在外部电压(VCCE)端子和第二 NMOS晶体管582的源极端子(即第二内部电压(VCCI2)端子)之间。S卩，第四汇聚单元584可以包括串联耦接的多个二极管型NMOS晶体管SN9和SNlO。每个二极管型NMOS晶体管SN9和SNlO可以向着第二内部电压(VCCI2)端子以这样的方式被耦接:其栅极和漏极端子在第二内部电压(VCCI2)端子和外部电压(VCCE)端子之间彼此耦接，并作为反向二极管来操作。因此，当第二内部电压VCCI5高于外部电压VCCE时，第四汇聚单元584可以快速将第二内部电压VCCI2降至稳定状态。
[0112]第三内部电压发生单元500可以接收外部电压VCCE以基于第三参考电压REF驱动第一内部电压(VCCIl)端子，自接地电压(VSS)在正方向上所述第三参考电压REF高于第一电压。
[0113]比较单元502可以比较第一内部电压VCCII和第三参考电压REF，以及产生控制信号DRVP，该控制信号DRVP的激活响应于在上电操作时段之后被激活的使能信号ENABLE而确定。例如，当使能信号ENABLE被激活时，比较单元502在第一内部电压VCCIl小于或等于第三参考电压REF时可以激活控制信号DRVP，以及在第一内部电压VCCIl大于第三参考电压REF时使控制信号DRVP去激活。
[0114]分压器5024可以以预定比例划分第一内部电压VCCII，以及产生分压VCCI_DIV。
[0115]电压比较器5022可以比较分压VCCI_DIV和第三参考电压REF，以及确定是否激活控制信号DRVP。
[0116]分压器5024是减小比较单元502操作中电流消耗所必需的组件。分压器5024可以用来减小与比较目标相对应的电压。预定比例可以由设计者选择。
[0117]例如，当分压器5024包括在比较单元502中时，施加至比较单元502的第三参考电压REF的绝对值可以小于或等于第一正阈值电压。然而，用于在比较单元502的操作中检测第一内部电压VCCII所使用的第三参考电压REF的逻辑值可以变为高于第一正阈值电压。因此，在第三内部电压发生单元500的操作描述中当第三参考电压REF大于第一正阈值电压时，其可以表示第三参考电压REF的逻辑值大于第一正阈值电压。此外，当分压器5024不包括在比较单元502中时，第三参考电压REF的绝对值可以变为大于第一正阈值电压。
[0118]比较单元502可以进一步包括响应于使能信号ENABLE而导通的PMOS晶体管P7。
[0119]耦接控制单元504可以在控制信号DRVP的激活时段期间将外部电压(VCCE)端子耦接至第一内部电压(VCCI)端子，以及在控制信号DRVP的非激活时段期间将外部电压(VCCE)端子和第一内部电压VCCI端子分离。
[0120]特别地，耦接控制单元504可以包括PMOS晶体管P6，所述PMOS晶体管P6响应于通过其栅极端子输入的控制信号DRVP来选择是否使耦接至源极端子的外部电压(VCCE)端子与耦接至漏极端子的第一内部电压(VCCI)端子耦接/分离。
[0121]此外，使能信号ENABLE可以对是否激活通过比较单元502产生的控制信号DRVP产生影响。使能信号ENABLE在上电操作时段期间可以被保持在逻辑低，但是在上电操作时段之后的正常操作时段期间被激活至逻辑高。即，只有当使能信号ENABLE被激活至逻辑高时，比较单元502才可以操作以确定是否激活控制信号DRVP。这是为了可靠地分离第三内部电压发生单元500的操作时段。
[