可变阈值的反馈电路、耗材芯片、耗材的制作方法

本发明涉及打印机耗材技术领域，尤其涉及可变阈值的反馈电路、耗材芯片、耗材。

背景技术：

耗材安装在成像设备上时，需要通过成像设备的上机认证、以及成像操作过程中的认证才能够被允许被使用。为了通过成像设备的认证，耗材需要按照成像设备的认证机制对成像设备进行反馈响应，如果耗材没有反馈给成像设备其预期的结果，则会导致耗材无法在该成像设备上使用。

耗材包括用于响应成像设备的多个反馈模块，耗材需要根据成像设备的要求，选择成像设备指定的反馈模块输出反馈电压以响应成像设备的验证要求。成像设备为了验证耗材的合法性，会进行多次上述验证过程，并且成像设备只有在其发起的所有上述验证过程均合法时，才会认为耗材合法。

技术实现要素：

本发明为解决上述技术问题， 本发明提供一种反馈电路，其特征在于，包括：

反馈模块，包括选通单元、第一反馈单元、第二反馈单元、存储单元；

所述选通单元串联在所述第一反馈单元和地之间；

所述第二反馈单元有两个，并且两个所述反馈单元并联在所述第一反馈单元和输出端之间；

所述第一反馈单元包括等效组件、第一切换组件，所述第一切换组件使得所述第一反馈单元在直流电源状态和非直流电源状态之间切换；

所述第二反馈单元包括第二反馈晶体管和第二切换组件，所述第二切换组件使得所述第二反馈晶体管在截止状态和栅漏短接状态之间切换；

所述第一切换组件、所述第二切换组件与所述存储单元电连接，所述反馈模块根据所述存储单元的输出信号切换反馈状态；

所述选通单元用于选通所述反馈模块，以将所述反馈单元的电信号输出至所述输出端。

上述技术方案中，所述反馈模块根据所述存储单元存储的数据，控制所述第一切换开关和所述第二切换开关，使得所述反馈模块能够输出不同的反馈电压，从而能够在较宽的范围内响应成像设备的验证命令。

作为优选，所述等效组件包括运放元件、反馈电阻、等效晶体管，所述第一切换组件包括运放传输门、反馈电阻传输门、晶体管传输门；

所述等效晶体管的漏极连接至所述第二反馈单元，所述等效晶体管的源极连接至所述选通单元，所述等效晶体管的栅极通过所述晶体管传输门连接至所述输出端；

所述运放元件的输出端通过所述运放传输门连接至所述等效晶体管的栅极；

所述反馈电阻的一端接地，所述反馈电阻的另一端通过所述反馈电阻传输门连接至所述等效晶体管的漏极；

所述运放传输门、所述反馈电阻传输门、所述晶体管传输门的控制端连接至同一切换控制端。

作为优选，所述等效组件包括二极管，所述第一切换组件包括二极管传输门；

所述二极管允许电流从所述第二反馈单元流向所述选通单元，所述二极管传输门与所述等效组件并联。

作为优选，所述二极管有多个，并且多个所述二极管串联在所述第二反馈单元和所述选通单元之间。

作为优选，所述二极管采用晶体管等效实现。

作为优选，所述等效组件包括稳压管，所述第一切换组件包括稳压管传输门；

所述稳压管设置在所述第二反馈单元流和所述选通单元之间，所述稳压管传输门与所述等效组件并联。

作为优选，所述第二反馈晶体管为NMOS管，所述第二切换组件包括第二切换传输门和第二切换晶体管；

所述第二反馈晶体管的漏极连接至所述输出端、所述第二反馈晶体管的栅极通过所述第二切换组件连接至所述输出端、所述第二反馈晶体管的源极连接至所述所述第二切换晶体管的漏极；

所述第二切换传输门设置在所述第二反馈晶体管的栅极和漏极之间，所述第二切换晶体管的源极接地，所述第二切换晶体管的栅极和所述第二切换传输门连接至同一切换控制端。

作为优选，还包括控制单元；

所述控制单元与各所述反馈模块的选通单元电连接。

作为优选，所述选通单元包括第一选通晶体管和第二选通晶体管；

所述第一选通晶体管的漏极连接所述第一反馈单元，所述第一选通晶体管的源极连接所述第二选通晶体管的漏极，所述第二选通晶体管的源极接地；

所述第一选通晶体管和所述第二选通晶体管的栅极连接至所述控制单元的控制输出端。

作为优选，所述反馈模块具有多个，并且多个所述反馈模块相互并联。

本发明还提供了一种耗材芯片，其特征在于：

包括芯片存储单元，以及上述任一项所述的反馈电路，所述芯片存储单元连接至所述控制单元的控制输入端。

上述技术方案中，所述耗材芯片的反馈电路，通过其反馈模块根据所述存储单元存储的数据，控制所述第一切换开关和所述第二切换开关，使得所述耗材芯片输出不同的反馈电压，从而能够在较宽的范围内响应成像设备的验证命令。

本发明还提供了一种耗材，其特征在于：包括耗材容器、以及上述的耗材芯片，所述耗材芯片安装在所述耗材容器上。

上述技术方案中，所述耗材的耗材芯片能够输出不同的反馈电压，从而能够在较宽的范围内响应成像设备的验证命令。

附图说明

图1本发明的反馈电路与成像设备的连接示意图。

图2本发明实施例一的反馈电路。

图3本发明实施例一的反馈模块的四种状态下的等效电路图。

图4本发明实施例二的反馈电路。

图5本发明实施例二的反馈模块四种状态下的等效电路图。

图6本发明实施例三的反馈电路。

图7本发明实施例三的反馈模块四种状态下的等效电路图。

图8二极管的等效实施方式示意图。

图9本发明的反馈电路示意图。

具体实施方式

下面将结合附图对本发明的实施方式进行详细描述。

本具体实施例仅仅是对本发明的解释，其并不是对发明的限制，本领域技术人员在阅读完本说明书后可以根据需要对本实施例做出没有创造性贡献的修改，但只要在本发明的权利要求范围内都收到专利法的保护。

一种耗材，包括用于容纳耗材的耗材容器，以及安装在耗材容器上的耗材芯片。耗材通过耗材芯片与成像设备进行通信，发送耗材数据至成像设备、响应成像设备的控制命令。

如图1所示，成像设备通过控制器101控制读写控制电路切换对耗材芯片的读操作和写操作状态。

耗材芯片包括反馈电路。反馈电路的输出端OUT通过信号线ID连接至成像设备，成像设备读取信号线ID上的反馈电压对耗材芯片进行验证。

实施例一

图2为本发明反馈电路的一种实施方式。本实施例的反馈模块通过受存储单元302控制的开关切换来实现四种状态（如图4所示）。

该反馈电路包含译码单元301、存储单元302、以及五个传输门组成的开关TG1-TG5、一个运算放大器Q1、七个MOS管M1-M7，两个电阻R1-R2。其中，传输门组成的开关由一个PMOS管和一个NMOS管组成，其中PMOS管的源极与NMOS管的源极短接作为输入，PMOS管的漏极和NMOS管的漏极短接作为输出，PMOS管的栅极和NMOS管的栅极接相反的输入信号，当PMOS管的栅极输入为低电平，NMOS管的栅极输入为高电平，该开关闭合；当PMOS管的栅极输入为高电平，NMOS管的栅极输入为低电平，该开关断开。

运算放大器Q1、电阻R1-R2、MOS管M3、传输门TG1-3组成第一反馈单元，通过传输门TG1-3作为第一切换组件，使得由运算放大器Q1、电阻R1-2、MOS管M3组成的等效组件在直流电源状态和非直流电源状态之间切换。

传输门TG4、MOS管M2、MOS管M7组成一个第二反馈单元；传输门TG5、MOS管M1和MOS管M2组成另一个第二反馈单元。两个第二反馈单元并联在第一反馈单元和反馈电路的输出端（也即信号线ID）之间。两个第二反馈单元的结构相同，下面以其中一个第二反馈单元描述。对于第一个第二反馈单元，传输TG4和MOS管M7作为第二切换组件，使得由MOS管M2在导通状态和栅漏短接状态（晶体管的等效二极管状态即栅极和漏极短接的状态）之间切换。

运算放大器Q1的正极输入连接到负反馈电阻R1的负端以及R2的正端，Q1的负极输入连接到基准电压VREF，Q1的输出端连接到传输门TG1的输入端；传输门TG1中NMOS管的栅极连接到存储单元302输出的CONT1N信号，PMOS管的栅极连接到存储单元302输出的CONT1信号，TG1的输出端与TG2的输出端和M3的栅极相连；TG2的输入端连接到反馈电路的输出端（即信号线ID），TG2中NMOS管的栅极连接到存储单元302输出的CONT1信号，PMOS管的栅极连接到存储单元302输出的CONT1N信号；M3的源极与M4的漏极相连，M3的漏极与M1和M2的源极以及传输门TG3的输入端相连；M4的源极与M5的漏极相连，M4的栅极连接到受译码器301控制的WL信号;M5的源极接地，M5的栅极连接到受译码器301控制的BL信号；TG3的输出端与反馈电阻R1的正端相连，TG3中NMOS管的栅极连接到存储单元302输出的CONT1N信号，PMOS管的栅极连接到存储单元302输出的CONT1信号；反馈电阻R2的负端接地；M1的漏极连接到信号线ID，M1的栅极与传输门TG5的输出端和M6的漏极相连；传输门TG5的输入端连接到信号线ID，TG5中NMOS管的栅极连接到存储单元302输出的CONT3N信号，PMOS管的栅极连接到存储单元302输出的CONT3信号；M6的源极接地、栅极连接到存储单元302输出的CONT3N信号；M2的漏极到信号线ID，M2的栅极与传输门TG4的输出端和M7的漏极相连；传输门TG4的输入端连接到信号线ID，TG4中NMOS管的栅极连接到存储单元302输出的CONT2N信号，PMOS管的栅极连接到存储单元302输出的CONT2信号；M7的源极接地、栅极连接到存储单元302输出的CONT2N信号。

译码单元301输出控制选通信号WL1-N以及BL1-N，来选通反馈电路中的反馈模块；存储单元302输出开关切换信号CONT1-N以及CONTN1-N，来控制反馈模块的状态。通过存储单元302输出的开关切换信号可以控制图2的反馈模块等效为图3中的四种状态：

（1）状态a

第一反馈单元：当CONT1=H（高电平）,CONT1N=L（低电平）时，受其控制的TG1不导通、TG2导通、TG3不导通；导致M3的栅极连接到信号线ID，M3的漏极不与反馈电阻R1相连接，使得等效组件处于非直流电源状态。

第二反馈单元：

当CONT2=H，CONT2N=L时，受其控制的TG4不导通、并且受CONT2控制的M7导通，这时M2的栅极通过M7被拉到地电位。这时M2将不会导通，处于截止状态。

当CONT3=L,CONT3N=H时，受其控制的TG5导通、并且受CONT3控制的M6也不导通，这时M1的栅极连接到信号线ID。M1将连接为栅极和漏极短接的MOS管。

综合以上，反馈模块等效于图3中的反馈模块a。

（2）状态b

第一反馈单元：当CONT1=H，CONT1N=L时，受其控制的TG1不导通、TG2导通、TG3不导通；导致M3的栅极连接到信号线ID，M3的漏极不与反馈电阻R1相连接，使得等效组件处于非直流电源状态。

第二反馈单元：

当CONT2=L，CONT2N=H时，受其控制的TG4导通、M7不导通，这时M2的栅极连接到信号线ID，M2将连接为栅极和漏极短接的MOS管。

当CONT3=L，CONT3N=H时，受其控制的TG5导通、M6不导通，这时M1的栅极连接到信号线ID，M1将连接为栅极和漏极短接的MOS管。

综合以上，反馈模块等效于图3中的反馈模块b。

（3）状态c

第一反馈单元：当CONT1=L,CONT1N=H时，受其控制的TG1导通、TG2不导通、TG3导通；导致M3的栅极连接到运算放大器Q1的输出端，M3的漏极与反馈电阻R1相连接。

第二反馈单元：

当CONT2=H,CONT2N=L时，受其控制的TG4不导通、M7导通，这时M2的栅极通过M7被拉到地电位，这时M2将不会导通，处于截止状态。

当CONT3=L,CONT3N=H时，受其控制的TG5导通、M6不导通，这时M1的栅极连接到信号线ID，M1将连接为栅极和漏极短接的MOS管。

综合以上，反馈模块等效于图3中的反馈模块c。反馈模块c中，等效组件的运算放大器Q1、MN3、R1、R2构成了一个负反馈电路。由于这个负反馈电路的存在，导致A点的电压被钳位在，使得运算放大器Q1等效于一个的恒定电压源。

（4）状态d

第二反馈单元：当CONT2=H,CONT2N=L时，受其控制的TG2不导通、受CONT2控制的M7导通、这时M2的栅极通过M7被拉到地电位。这时M2将不会导通，处于截止状态。

当CONT3=H,CONT3N=L时，受其控制的TG3不导通、M6导通、 这时M2的栅极通过M6被拉到地电位，这时M1将不会导通，处于截止状态。

这时无论M3如何连接，选中时这条支路上都不会有电流。反馈模块等效于图3中的反馈模块d。

以上电路不限于使用MOS管，也可以使用其他有源或者无源器件实现。

实施例二

图4为本发明反馈电路的另一种实施方式。本实施例的反馈模块通过受存储单元302控制的开关切换来实现四种状态（如图5所示）。该反馈电路包含译码单元301、存储单元302、以及三个传输门组成的开关TG1-TG3，六个MOS管M1-M6，N个二极管D1-DN。传输门组成的开关由一个PMOS管和一个NMOS管组成，其中PMOS管的源极与NMOS管的源极短接作为输入，PMOS管的漏极和NMOS管的漏极短接作为输出，PMOS管的栅极和NMOS管的栅极接相反的输入信号，当PMOS管的栅极输入低电平，NMOS管的栅极输入高电平时，该开关闭合；当PMOS管的栅极输入为高电平，NMOS管的栅极输入为低电平，该开关断开。

传输门TG1和N个二极管D1-N组成第一反馈单元，通过传输门TG1作为第一切换组件，使得由N个二极管D1-N组成的等效组件在直流电源状态和非直流电源状态之间切换。

传输门TG2、MOS管M2、MOS管M5组成一个第二反馈单元；传输门TG3、MOS管M1和MOS管M6组成另一个第二反馈单元。两个第二反馈单元并联在第一反馈单元和反馈电路的输出端（也即信号线ID）之间。两个第二反馈单元的结构相同，下面以其中一个第二反馈单元描述。对于第一个第二反馈单元，传输TG2和MOS管M5作为第二切换组件，使得由MOS管M2在导通状态和栅漏短接状态（晶体管的等效二极管状态即栅极和漏极短接的状态）之间切换。

TG2的输入连接到反馈电路的输出端（也即信号线ID），TG2中NMOS管的栅极连接到存储单元302输出的CONT2N信号，PMOS管的栅极连接到存储单元302输出的CONT2信号，TG2的输出端连接到M2的栅极和M5的漏极；M5的源极接地，M5的栅极接存储单元302输出的CONT2信号；M2的漏极连接到信号线ID，M2的源极与M1的源极、TG1的输入端以及二极管D1的正端相连；M1的漏极连接到信号线ID，M1的栅极与M6的漏极以及TG3的输出端相连；M6的源极接地，M6的栅极连接到存储单元302输出的CONT3信号；TG3中NMOS管的栅极连接到存储单元302输出的CONT3N信号，PMOS管的栅极连接到存储单元302输出的CONT3信号,TG3的输入端连接到信号线ID；TG1中NMOS管的栅极连接到存储单元302输出的CONT1N信号，PMOS管的栅极连接到存储单元302输出的CONT1信号，TG1的输出连接到二极管DN的负端；D1与DN之间串联了N个二极管；M3的漏极与TG1的输出端以及二极管DN的负端相连，M3的栅极连接到受译码单元301控制的WL信号，M3的源极与M4的漏极相连；M4的栅极连接到受译码单元301控制的BL信号，M4的源极接地。

译码单元301输出控制选通信号WL1-N以及BL1-N，来选通反馈电路中的反馈模块；存储单元302输出开关切换信号CONT1-N以及CONTN1-N，来控制反馈模块的状态。通过存储单元302输出的开关切换信号可以控制图4的反馈模块等效为图5中的四种状态：

1）状态a

第一反馈单元：

当CONT1=L,CONT1N=H时，受其控制的TG1导通，二极管D1-DN的通路被TG1短路，处于非直流电源状态。

第二反馈单元：

当CONT2=H,CONT2N=L时，受其控制的TG2不导通、M5导通，这时M2的栅极通过M5被拉到地电位。这时M2将不会导通，处于截止状态。

当CONT3=L,CONT3N=H时，受其控制的TG3导通、M6不导通，这时M1的栅极连接到信号线ID，M1将连接为栅极和漏极短接的MOS管。

综合以上，反馈模块等效于图5中的反馈模块a。

（2）状态b

第一反馈单元：

当CONT1=L,CONT1N=H时，受其控制的TG1导通，二极管D1-DN的通路被TG1短路，处于非直流电源状态。

第二反馈单元：

当CONT2=L，CONT2N=H时，受其控制的TG2导通、M5不导通，这时M2的栅极连接到信号线ID，M2将连接为栅极和漏极短接的MOS管。

当CONT3=L，CONT3N=H时，受其控制的TG3导通、M6不导通，这时M1的栅极连接到信号线ID，M1将连接为栅极和漏极短接的MOS管。

综合以上，反馈模块等效于图5中的反馈模块b。

（3）状态c

第一反馈单元：

当CONT1=L,CONT1N=H时，受其控制的TG1不导通，二极管D1-DN的通路连入M1的源极和M3的漏极之间，处于非直流电源状态。

第二反馈单元：

当CONT2=H,CONT2N=L时，受其控制的TG2不导通、 M5导通，这时M2的栅极通过M5被拉到地电位。这时M2将不会导通，处于截止状态。

当CONT3=L,CONT3N=H时，受其控制的TG3导通、M6不导通，这时M1的栅极连接到信号线ID，M1将连接为栅极和漏极短接的MOS管。

综合以上，反馈模块等效于图5中的反馈模块c。此时A点的电压等于N个二极管的导通压降之和，即：

其中：

VA为A点的电压；

n为串联的二极管个数；

VT为单个二极管的导通压降。

所以此时串联的二极管可以等效为一个的恒定电压源，如图5。

（4）状态d

第二反馈单元：

当CONT2=H,CONT2N=L时，受其控制的TG2不导通、M5导通，这时M2的栅极通过M5被拉到地电位，这时M2将不会导通。

当CONT3=H,CONT3N=L时，受其控制的TG3不导通、M6导通，这时M2的栅极通过M6被拉到地电位，这时M1将不会导通。

这时无论M3如何连接，选中时这条支路上都不会有电流。反馈模块等效于图5中的反馈模块d。

以上电路不限于使用MOS管和二极管，也可以使用其他有源或者无源器件实现，比如以上串联的二极管D1-DN还可以用MOS管或者三极管连接成二极管的形式实现。如图8所示，二极管可以使用NMOS，PMOS，PNP，NPN等方式实现。

实施例三

图6为本发明反馈电路的另一种实施方式。本实施例的反馈模块通过受存储单元302控制的开关切换来实现四种状态（如图7所示）。该反馈电路包含译码单元301、存储单元302、以及三个传输门组成的开关TG1-TG3，六个MOS管M1-M6，1个稳压管ZD1。传输门组成的开关由一个PMOS管和一个NMOS管组成，其中PMOS管的源极与NMOS管的源极短接作为输入，PMOS管的漏极和NMOS管的漏极短接作为输出，PMOS管的栅极和NMOS管的栅极接相反的输入信号，当PMOS管的栅极输入低电平，NMOS管的栅极输入高电平时，该开关闭合；当PMOS管的栅极输入为高电平，NMOS管的栅极输入为低电平，该开关断开。

传输门TG1和稳压管ZD1组成第一反馈单元，通过传输门TG1作为第一切换组件，使得稳压管ZD组成的等效组件在直流电源状态和非直流电源状态之间切换。

传输门TG2、MOS管M2、MOS管M5组成一个第二反馈单元；传输门TG3、MOS管M1和MOS管M6组成另一个第二反馈单元。两个第二反馈单元并联在第一反馈单元和反馈电路的输出端（也即信号线ID）之间。两个第二反馈单元的结构相同，下面以其中一个第二反馈单元描述。对于第一个第二反馈单元，传输TG2和MOS管M5作为第二切换组件，使得由MOS管M2在导通状态和栅漏短接状态（晶体管的等效二极管状态即栅极和漏极短接的状态）之间切换。

TG2的输入端连接到反馈电路的输出端（也即信号线ID），TG2中NMOS管的栅极连接到存储单元302输出的CONT2N信号，PMOS管的栅极连接到存储单元302输出的CONT2信号，TG2的输出端连接到M2的栅极和M5的漏极；M5的源极接地，M5的栅极接存储单元302输出的CONT2信号；M2的漏极连接到信号线ID，M2的源极与M1的源极、TG1的输入端以及稳压管ZD1的负端相连；M1的漏极连接到信号线ID，M1的栅极与M6的漏极以及TG3的输出端相连；M6的源极接地，M6的栅极连接到存储单元302输出的CONT3信号；TG3中NMOS管的栅极连接到存储单元302输出的CONT3N信号，PMOS管的栅极连接到存储单元302输出的CONT3信号,TG3的输入端连接到信号线ID；TG1中NMOS管的栅极连接到存储单元302输出的CONT1N信号，PMOS管的栅极连接到存储单元302输出的CONT1信号，TG1的输出端连接到稳压管ZD1的正端；M3的漏极与TG1的输出端以及二极管DN的负端相连，M3的栅极连接到受译码单元控制的WL信号，M3的源极与M4的漏极相连；M4的栅极连接到受译码单元控制的BL信号，M4的源极接地。

当反馈电路中存在多个反馈模块时，多个反馈模块的译码单元可以集成在同一个译码器，由该译码器实现，例如本实施例中的译码单元301。多个反馈模块的存储单元同样可以集成在同一个存储器中，由该存储器实现，例如本实施例中的存储单元302。

译码单元301输出控制选通信号WL1-N以及BL1-N，来选通反馈电路中的反馈模块；存储单元302输出开关切换信号CONT1-N以及CONTN1-N，来控制反馈模块的状态。通过存储单元302输出的开关切换信号可以控制图7的反馈电路等效为图8中的四种状态：

1）状态a

第一反馈单元：

当CONT1=L,CONT1N=H时，受其控制的TG1导通，稳压管ZD1的通路被TG1短路，处于非直流电源状态。

第二反馈单元：

当CONT2=H,CONT2N=L时，受其控制的TG2不导通、M5导通，这时M2的栅极通过M5被拉到地电位，这时M2将不会导通，处于截止状态。

当CONT3=L,CONT3N=H时，受其控制的TG3导通、M6不导通，这时M1的栅极连接到信号线ID，M1将连接为栅极和漏极短接的MOS管。

综合以上，反馈模块等效于图7中的反馈模块a。

（2）状态b

第一反馈单元：

当CONT1=L,CONT1N=H时，受其控制的TG1导通，稳压管ZD1的通路被TG1短路，处于非直流电源状态。

第二反馈单元：

当CONT2=L，CONT2N=H时，受其控制的TG2导通、M5不导通，这时M2的栅极连接到信号线ID，M2将连接为栅极和漏极短接的MOS管。

当CONT3=L，CONT3N=H时，受其控制的TG3导通、M6不导通，这时M1的栅极连接到信号线ID，M1将连接为栅极和漏极短接的MOS管。

综合以上，反馈模块等效于图7中的反馈模块b。

（3）反馈单元c

第一反馈单元：

当CONT1=L,CONT1N=H时，受其控制的TG1不导通，稳压管ZD1的通路连入M1的源极和M3的漏极之间。

第二反馈单元：

当CONT2=H,CONT2N=L时，受其控制的TG2不导通、 M5导通，这时M2的栅极通过M5被拉到地电位，这时M2将不会导通。

当CONT3=L,CONT3N=H时，受其控制的TG3导通、M6不导通，这时M1的栅极连接到信号线ID，M1将连接为栅极和漏极短接的MOS管。

综合以上，反馈模块等效于图7中的反馈模块c。稳压管的特性是当稳压管流过一定电流，稳压管的负端会稳定到一个恒定的电压值Vz。即此时A点的电压等于恒定电压VZ，即：

其中：

VA为A点的电压；

Vz为稳压管ZD1的稳压电压。

所以此时稳压管ZD1可以等效为一个 的恒定电压源，如图7。

（4）状态d

第二反馈单元：

当CONT2=H,CONT2N=L时，受其控制的TG2不导通、M5导通，这时M2的栅极通过M5被拉到地电位，这时M2将不会导通，处于截止状态。

当CONT3=H,CONT3N=L时，受其控制的TG3不导通、M6导通，这时M2的栅极通过M6被拉到地电位，这时M1将不会导通，处于截止状态。

这时无论M3如何连接，选中时这条支路上都不会有电流。反馈模块等效于图7中的反馈模块。

以上电路不限于使用MOS管和稳压管，也可以使用其他有源或者无源器件实现。

采用上述实施例的反馈电路，反馈模块由并联在其输出端和地之间的四种状态组成，如图9：

（1）状态a：反馈单元a包括三个普通的NMOS管MN11、MN12、MN1。其中，MN11的栅极与漏极短接到输出端OUT，MN11的源极与MN12的漏极相连，MN12的栅极连接至译码电路201的输出端WL1、受输出端WL1控制，MN12的源极与MN13的漏极相连，MN13的栅极连接至译码电路201的输出端WL2、受输出端WL2，MN13的源极接地。

当译码电路201只控制输出端WL1和BL1输出高电平、其他输出端都输出电平时，成像设备的电源电压103通过读写控制电路至通过反馈单元a流入地线。这时，耗材芯片的输出端OUT的电流受MN11的驱动能力限制：

其中：

Idmax为此时信号线ID的最大电流；

Kn为NMOS管的跨导参数；

A3为MN11的宽长比；

VID为信号线ID上的电压；

Vth为NMOS管的阈值电压。

当成像设备对耗材进行验证时，读写控制电路控制下对耗材芯片进行读操作。此时，信号线ID上的电压为：

（2）状态b：反馈单元b包含三个普通的NMOS管M21、MN22、MN23;其中MN21的栅极和漏极短接到输出端OUT，MN21的源极与MN22的漏极相连，MN22的栅极连接至译码电路201的输出端WL2、受输出端WL2控制，MN22的源极与MN23的漏极相连，MN23的栅极连接至译码电路201的输出端BL2、受输出端BL2控制，MN23的源极接地。反馈单元b与反馈单元a的结构相似，但是反馈单元b中MN21的宽长比与反馈单元a中MN11的宽长比不一致。

当译码电路201只控制输出端WL2和BL2输出高电平、其他输出端都输出电平时，成像设备的电源电压103通过读写控制电路至通过反馈单元b流入地线。这时，耗材芯片的输出端OUT的电流受MN21的驱动能力限制：

其中：

Idmax为此时信号线ID的最大电流；

A4为MN21的宽长比。

当成像设备对耗材进行验证时，通过读写控制电路对耗材芯片进行读操作。此时，信号线ID上的电压为：

可以看出，由于M21和M11宽长比不一致，导致信号线ID上的反馈电压也不相同。

（3）状态c：包含三个普通的NMOS管M31、MN32、MN33和一个直流电压源P1。其中MN31的栅极和漏极短接到输出端OUT，MN31的源极与直流电压源P1的正极相连，P1的负级与MN32的漏极相连，MN32的栅极连接至译码电路201的输出端WL3、受输出端WL3控制，MN32的源极与MN33的漏极相连，MN33的栅极连接至译码电路201的输出端BL3、受输出端BL3控制，MN33的源极接地。

当译码电路只控制输出端WL3和输出端BL3输出高电平，其他输出端都输出低电平时。电源电压103通过读写控制电路至反馈单元c流入地线，这时耗材芯片反馈端的电流受MN31的驱动能力限制：

其中:

A5为MN31的宽长比;

VP1为直流电压源P1的电压。

当成像设备对耗材进行验证时，通过读写控制电路对耗材芯片进行读操作。此时，信号线ID上的电压为：

从上面的公式看出，这样的结构相当于将M31的开启电压由Vth提高为Vth+VP1。

(4）状态d：包括三个普通的NMOS管MN41、MN42、MN43。其中MN41的漏极与输出端OUT相连，MN41的栅极接地，MN41的源极与MN42的漏极相连，MN42的栅极连接至译码电路的输出端WL4、受输出端WL4控制，MN42的源极与MN43的漏极相连，MN43的栅极连接至译码电路的输出端BL4控制、受输出端BL4控制，MN43的源极接地。

当译码电路只控制输出端WL4和输出端BL4输出高电平，其他输出端都输出低电平时，因为MN41的栅极接到地，所以这时这条通路上的电流等于0。

而当成像设备对耗材进行验证时（即对耗材芯片进行读操作时），因为这条通路上的电流等于0。此时，ID信号线上的电压等于电源电压（15V）。

上述方案中的所有NMOS管都可以用二极管，PMOS管或其他有源器件等效实现。

上述各实施例中，当反馈电路中存在多个反馈模块2021时，多个反馈模块2021的译码单元可以集成在同一个译码器中，由该译码器实现。多个反馈模块的存储单元同样可以集成在同一个存储器中，由该存储器实现。

反馈电路的译码器201还可以根据成像设备的验证命令，通过其输出端同时选中两个以上的反馈模块2021进行反馈。此时，以同时选中两组反馈模块2021为例，反馈电路输出端的电压如下表所示：

本发明的电压反馈电路，通过一组或者多组反馈模块能够在较宽的范围内对成像设备的验证命令进行响应，具有高通用性和灵活性。

虽然结合附图描述了本发明的实施方式，但是本领域普通技术人员可以在所附权利要求的范围内做出各种变形或修改。